40Gb/s 单片集成光接收机芯片及信号完整性研究

光纤通信是当前构建"信息高速公路"基础通信传输网的主要技术，而40Gb/s光通信是下一代信息高速公路的必然选择。本申请项目立足于单片实现40Gb/s光接收机芯片的研究课题，对超高速芯片的实现与单片集成技术进行研究，主要研究内容包括：超高速集成电路中的传输线与信号完整性研究；集成电路噪声产生和噪声泄漏的研究；超高速单片集成光接收机系统结构及锁相环环路参数优化的研究。申请项目将利用电磁场数值计算对微带线、接地共面波导、芯片衬底和焊盘等建立分布参数模型，采用ADS、Cadence等软件进行仿真，得出超高速信号理论研究的指导方案。在上述基础上研究实现高集成度的40Gb/s低抖动光接收机芯片，并进行流片验证，要求单片集成的40Gb/s光接收机芯片总体指标达到国际先进水平。.在国外对我国实现高技术封锁和高端技术产品禁运的情况下，本项目将推动我国光通信事业发展，为国家安全事业做出贡献。

光纤通信以其传输频带宽、通信容量大、传输损耗低、抗辐射能力强等优点，成为当前构建“信息高速公路”基础通信传输网的主要技术。本项目研究了40Gb/s超高速光接收机芯片的实现与单片集成技术，对超高速芯片的信号完整性问题和集成电路的噪声产生和噪声泄漏等问题进行理论与技术研究，对芯片管脚连接方案、减小噪声技术等方面探索出系统可行的理论指导方案，弥补目前对超高速信号理论研究的不足。应用参数拟合的方法解决了电磁场仿真得到的频域S参数的结果不能应用到时域分析的问题。研究了单片集成光接收机的系统与各模块电路的结构，通过两次流片，最终采用TSMC 65nm CMOS工艺实现了单片集成的40Gb/s光接收机芯片。该高集成度的光接收机芯片内部集成了前置放大器和时钟恢复电路等光接收机关键电路。芯片面积仅为1.2 mm×1.6 mm，在1.2V的电源电压下核心功耗为120mW，恢复并分接出来数据的P-P抖动为4.46 ps，RMS 抖动为1.18 ps。芯片具有低功耗、低成本、低噪声的优点，满足ITU-T在其G.958规范中规定的抖动等各项指标。目前国际上能够采用硅基CMOS工艺实现同样高集成度的光接收机芯片的论文还不多见，本项目的总体指标达到了国际先进水平，使该高集成度芯片能应用在STM-256速率级别的光纤通信系统中。