高性能的低电压SRAM存储系统研究

This project will study a high-performance and low-voltage SRAM system which can be applied in wide voltage SoC. To avoid the deteriorations of speed and stability caused by the decreasing supply voltage in SRAM and to ensure the storage and access of datum, We will analyze the effects of the random and non-random process variations on the performances of the transistors and the SRAM bit-cell under the 28nm CMOS processes for the transistors working in the near threshold region, and then we will optimize the bit-cell structure and layout design. Based on the 10T SRAM Cell with high read/write noise margin, an adaptive PVT compensation circuit will be designed to improve the stability of the memory circuit by the adjustments of the threshold voltage according to the variations of process and temperature. In order to improve the delay, we also will build up an improved model of the single-edge delay optimization to realize the analysis for the key path of SRAM. A delay addition technique for pipelined replica bitline will be proposed to design a PVT variation-resistant circuit by tracking the delay. The designed SRAM circuits can keep high speed and high stability when the supply voltage goes down to 0.6V.

本项目研究适用于宽电压SoC的高性能低电压SRAM存储系统。为了防止电源电压下降导致的SRAM存储器工作速度和稳定性的急剧恶化，实现正常的数据存储和访问，我们首先针对工作于近阈值工作状态的晶体管，从器件级分析28nmCMOS工艺条件下随机和非随机工艺偏差对晶体管性能以及SRAM存储单元的影响，并从版图和单元结构上加以优化。基于所设计的高读/写噪声容限10T SRAM存储单元，设计PVT自适应补偿电路，依据工艺偏差和温度变化自动调节晶体管阈值电压，进一步提升存储电路稳定性。在延迟优化方面，我们将建立改进的单边延迟优化模型，实现对SRAM存储器的关键路径分析，并提出一种流水复制位线延时累加技术来设计跟踪延迟的抗PVT变化电路。 最终设计的SRAM存储器芯片可以在0.6V的电源电压下保持高速、高稳定性的优势。

互联网应用的快速发展使得移动智能设备对片上系统芯片的性能及功耗要求越来越苛刻。为满足这一需求，SoC芯片通常采用宽电源电压设计，即芯片内部逻辑单元和内嵌的SRAM存储器都要在较低的电压下正常工作。但低电压下，硅基晶体管性能恶化使得SRAM系统面临存储单元可靠性降低出现功能失效，存储阵列位线电流泄漏增大，引起读失败，关键路径控制时序波动显著，造成访问延迟及功耗恶化等问题；严重影响了存储系统的可靠性。针对以上问题，项目从低电压下SRAM存储单元结构拓扑及可其可靠性分析、关键电路抗PVT波动等方面开展研究。取得的重要结果包括：①单元拓扑方面，针对常规环境低电压应用需求，设计了读写裕度增强的10T单元结构，针对辐照环境应用设计了具有辐照加固的14T单元结构；另外针对低功耗应用需求，从静态功耗出发，针对非易失SRAM及TFET型SRAM单元进行了可靠性分析；②阵列方面，基于累加技术以及位线自比较技术，实现了存储阵列位线泄漏电流补偿；③控制电路方面，针对关键路径控制时序，提出了流水线型复制位线技术有效提升了控制电路的鲁棒性，实现了时序的精准控制；④读辅助方面，基于自适应分布转移技术，实现了低失调灵敏放大器电路，提升了读微弱信号的识别以及快速放大能力，有效提升了数据访取成功率。本项目的实施改善了低电压下片上系统芯片的稳定性，对存储部件低功耗设计提供了设计思路，为我国下一代物联网发展提供低功耗设计技术支持。