纳米线晶体管器件静电保护相关研究

硅基Nanowire器件因为良好的栅控能力与传输特性以及和CMOS相兼容的加工工艺方式而成为下一代非常有前景的器件结构之一。然而nanowire器件的栅氧厚度非常薄，沟道尺寸细小，以及因增加开启电流的需要而采用的数以万计并联的纳米线结构可能导致的电流分布不均匀问题，所有这些都将降低nanowire器件的鲁棒性。该项目将系统研究nanowire的ESD保护问题并提出相应的技术方案: 制定基于nanowire加工工艺的ESD设计窗口；理解纳米线器件和电路中与ESD导致的损伤有关的物理机制；为纳米线器件和电路设计开发出新颖的、鲁棒性好的ESD保护方案。在此研究基础上，提出一套Nanowire ESD保护设计方法学，为半导体和IC设计公司将来解决不同的nanowire加工工艺上的ESD问题提供前期理论基础和设计指导。

硅基 Nanowire 器件因为良好的栅控能力与传输特性以及和CMOS 相兼容的加工工艺方式而成为下一代非常有前景的器件结构之一。然而nanowire 器件的栅氧厚度非常薄，沟道尺寸细小，以及因增加开启电流而采用的数以万计并联的纳米线结构可能导致的电流分布不均匀，所有这些都将降低nanowire 器件的鲁棒性。本项目通过与台湾交通大学的合作，对nanowire 的ESD 保护问题进行了比较系统的研究，从多个方向研究了与nanowire器件的ESD性能相关的参数，并提出了两种可能存在的失效机制。具体说来，本项目针对nanowire器件进行了如下方面的研究：基于不同沟道形状的nanowire器件的研究；基于相同沟道形状，不同沟道面积的nanowire器件研究；基于沟道形状、面积相同，nanowire长度不同的器件研究；基于不同温度下相同nanowire器件ESD性能的研究。从多方面，多角度对nanowire器件ESD性能的改善进行了分析，同时对其失效机理进行了分析综合。首先，对于nanowire器件的开启电压Vt1来讲，沟道长度越长，Vt1越大；沟道面积越小，Vt1越大。沟道形状，沟道长度与nanowire触发电压有直接的关系，即与ESD的设计窗口有直接的关系。所以对于不同的电源电压，我们需要慎重选择器件的形状以及沟道长度，以满足使用要求。第二，对于nanowire器件的失效电压Vt2以及失效电流It2来讲，沟道形状对其影响不大，且无明显规律，而沟道长度越长，则Vt2、It2越大，且呈近似线性关系。所以，对于增加nanowire器件的ESD保护性能，沟道长度应列于考虑范围。第三，对于nanowire器件的温度特性方面,温度在120-180度范围内，nanowire器件的ESD特性没有显著变化。.综上所述，本项目基本完成了对于nanowire器件ESD保护方面存在的问题的研究，并基于测试结果提出了相应的技术方案；提出了nanowire器件ESD失效的有关物理机制。为后来的研究者进行类似研究作了一个铺垫。