新型群智能演化硬件容错机制及应用研究

电路容错设计是当前各类重要电子系统研究中难以回避的问题。传统的电路容错技术的有效性对故障分布具有很强的依赖性。如果故障分布未知，则传统的容错技术难以凑效，甚至无法处理。群智能是目前演化计算和机器学习领域中涌现出的最新思想；新兴的演化硬件研究具有极其广阔的应用前景；电路容错技术的先进与否对于集成电路的成品率及使用阶段的可靠性关系极为密切。本项目研究群智能演化硬件容错机制及应用问题，旨在采用新兴的演化硬件（Evolvable Hardware）与机器学习和演化计算领域中最前沿的群智能理论和方法来研究电路容错计算领域中的对未知故障的容错设计问题。力求探索一种新型的集成电路容错设计途径，提高集成电路的设计效率和电路设备对未知故障的容错能力。该项目的研究不仅对促进演化硬件的进一步发展，而且对于研究新型集成电路容错设计方法都具有十分重要科学意义和实际应用价值。

本项目研究新型的群智能硬件演化容错机制及应用问题。具体内容包括三个方面：群智能硬件容错演化设计机制，未知环境下集成电路鲁棒性设计模型，以及模拟集成电路容错设计方法。主要成果包括：提出了一种新型的负相关演化容错机制，并根据该容错思想建立了模拟电路负相关演化容错设计模型；观察和分析了群容错设计问题中电路功能差异与未知故障容错能力之间的关系，以及电路结构差异与未知故障容错能力之间的关系；探讨了晶体管级电路容错设计方法以及超宽带射频发射器部件的容错设计问题。研究结果已经整理为11篇学术论文，其中3篇将在国际学术期刊发表，8篇在重要国际学术会议上发表。