原子层淀积高介电常数栅介质的界面层抑制和性能调控

纳米尺度集成电路技术的发展需要高介电常数的栅介质，然而高介电常数栅介质集成工艺面临的主要关键之一就是界面层的问题。界面层不仅降低了栅介质的有效介电常数，而且引入了缺陷，使器件性能变差。本项目研究原子层淀积(atomic layer deposition, 简称ALD)Hf基和La基高介电常数介质与Si衬底之间界面层的生长规律和性能变化的物理机制；通过NH3、N2和含F等离子体表面处理，以及TMA原位表面预处理抑制Hf基和La基高k栅介质与Si衬底之间界面层的生长，改善界面的性能；探索原子层淀积的Hf基和La基高k栅介质在不同气氛下的后退火处理(post-annealing)时界面的稳定性；研究界面层对器件性能的影响，并结合原子层淀积高k栅介质的生长规律，提出抑制界面层生长和性能调控的优化方法。本项申请既是非常基础的学术研究，也对超薄高介电常数栅介质在纳米器件中的应用具有重要意义。