面向数字信号处理的多通道余数基构建及基本运算单元设计方法研究

多通道余数基的构建是决定基于余数系统（RNS）的数字信号处理（DSP）系统并行度的关键因素。当前的研究主要利用具有简单模运算的分量来构建余数基，难以获得4通道以上且具有优良VLSI实现性能的多通道余数基。课题的研究将首先提取描述余数基性能的参数并建立其评估模型，以此为基础，结合现代通信信号基带处理中DSP运算的特点，提出多通道余数基构建方法及与之对应的基本运算单元设计方法。研究中着重解决以下关键问题：建立余数基性能评估模型，为工程实践提供指导性意见；提出便于动态范围扩展和数值缩放的多通道余数基构建方法；提出具有统一实现结构的模加法器设计方法以及基于此的具有数值缩放功能的乘法运算单元设计方法；结合现代通信信号基带处理常见DSP特点，研究其基于RNS的VLSI实现结构与设计方法并给出设计中的关键技术与要点。这些研究将为基于RNS的DSP运算提供完备的余数基评估、构建和基本运算单元设计方法。

本项目以余数系统的多通道余数基构建和基本运算单元设计方法为切入点，研究余数系统在数字信号处理系统应用中的基本问题和关键技术。项目的实施过程严格按照申请书的研究计划进行，并进行了研究内容的扩展。在本项目中主要研究了以下内容并获得了相应的成果：（1）通过对余数基的本身形式进行研究抽象出基本运算单元、并行度、平衡性和动态范围利用率等参数，建立了一套为工程实践的余数基评估方法，在电路实现之前评估实现性能；（2）在余数基评估的基础上通过引入一个新的余数基分量，提出具有优良特性的多通道余数基构建方法；（3）针对所引入的新的余数基分量，基于普通二进制加法器的并行前缀结构和常量纠正方法，研究并提出了该分量的基本运算单元——模加法器的优化实现结构；（4）针对数字信号处理中的乘加运算位宽扩展和缩放问题，提出了一种乘法运算中余数基扩展算法，将动态范围扩展至2^n倍；（5）针对多通道余数系统的后向转换问题，提出了一种中国剩余定理的扩展方法，该方法使得中国剩余定理成为本算法的一个特例，丰富了有关余数系统的研究内容，可获得灵活的后向转换优化策略；（6）对于RNS在通信系统中的应用，研究并提出了一种基于余数系统的OFDM调制峰均比抑制方法，研究并实现了一种基于余数系统的混沌序列生成方法，该方法是某抗截获通信系统中的关键设备之一；（7）针对复杂通信及信号处理系统，依托本项目展开了基于余数系统的矩阵求逆和快速傅立叶变换的实现结构研究，并进行了基于FPGA和ASIC的性能评估，以此为基础进行了余数系统在复杂数字信号处理系统应用中的关键问题进行了分析、总结。. 以上研究内容均形成了论文、专利或设计实现等方面的成果。本项目实施以来，依托本项目共发表论文15篇，已录用论文1篇，在审论文3篇；其中已发表和录用的论文中国际刊物11篇，国内刊物5篇；SCI检索7篇，EI检索8篇。发表专著1部，“科学出版社”出版。申请国家发明专利共8项，已授权5项。培养博士1名（已毕业），硕士3名（已毕业1名）。依托本项目的开展，完成了华为技术有限公司资助的“基于余数系统的基带系统加速器设计”项目，并在近期获得了“基于RNS的高速混沌序列发生器研制”项目。.综上，本项目依照申请书进行了余数系统一系列基本问题研究，完成了研究内容并形成了相应成果，同时在本项目的实施过程中进行了积极的应用推广，将研究成果应用于实际系统中