材料缺陷调控铁电器件性能的基础研究

With the rapid development in big data analytics and challenges of upcoming physical limits with device scaling in More-than-Moore, ferroelectric devices play an important role in the next generation ultra-low power consumption chips development. Nowadays, ferroelectric materials have been integrated in various devices and architectures, such as Negative Capacitance FET (NC-FET), Ferroelectric RAM (FeRAM), and even neural network computing in artificial intelligence (AI). For further integration of ferroelectric devices, it is necessary to achieve deeper insight into material defects and obtain performance enhancement through defect engineering along with process optimizations. In this project, in consideration of the fundamental requirements of ultra-low power consumption chips, firstly, we will study the impacts of defects in devices and understand its physical mechanisms from theoretical calculations and electrical measurements, including device fabrications and material characterizations. Then, we will optimize device process to enhance the performance of ferroelectric devices through defect engineering, which will be meaningful to accelerate ferroelectrics application in ultra-low power consumption chips

随着大数据等新兴技术的飞速发展和后摩尔时代器件尺寸缩小所面临物理极限的挑战，下一代高性能超低功耗芯片的研发是非常关键的，而铁电器件则在其中扮演一个非常重要的角色。目前，铁电材料已经应用到了各种不同器件和架构中，包括负电容晶体管、铁电存储器，甚至是人工智能的神经网络计算。然而，我们还需要深入研究如何利用材料缺陷对铁电器件性能的调控来提高器件性能，这也是加快推动铁电器件在超低功耗芯片应用的关键因素之一。本项目将针对超低功耗铁电器件的应用需求，以原子理论计算和高精度电学测量为核心，结合工艺制备和材料表征等多种手段，研究铁电材料缺陷对器件性能调控的物理机制，探索低功耗铁电材料器件的工艺优化方向以提高器件性能，推动铁电材料器件在超低功耗芯片中的应用集成。

在后摩尔时代进一步突破芯片的算力瓶颈需要发展新器件和新架构，新型铪基铁电薄膜及器件在存储器和存算融合应用中受到广泛关注和研究，但其诸多物理机理还需进一步探索。本项目面向 “超低能耗的信息处理机制及器件技术”，结合理论计算、器件制备、以及测量表征等多种研究手段，研究了铁电材料缺陷调控器件性能的物理机制和优化器件性能的关键科学问题，取得了一系列重要成果：1、揭示了(001)面双轴压应力调控是铪基铁电器件实现高极化、低矫顽场特性的最优方案，可应用于制备高速度、低功耗纳米器件；2、基于多晶铁电膜极化翻转机制的研究，发现小尺寸器件(<3.89um)及低温工作(<161K)可实现铪基铁电器件纳秒量级翻转能力；3、揭示了铪基铁电器件的三种失效物理机制，指明高结晶度、大尺寸晶粒/畴、工艺缺陷控制是提高铪基铁电膜质量的关键；4、揭示了高温疲劳阶段的再唤醒现象是来源于晶界缺陷相关的电畴钉扎/解钉扎机理，而利用再唤醒可有效增大存储窗口实现铪基铁电器件多比特存储能力；5、利用铪基铁电薄膜缺陷特点构建了易集成、高紧凑(44 FeFETs)、超高速(Sub-100ns)的全铁电储备池神经网络。本项目针对重超低能耗的信息处理机制及器件技术，探寻了新型铪基铁电器件的可靠性机理及应力调控路径，提出了同时提升器件性能和可靠性的新结构和新工艺，设计了高速全铁电神经网络的集成方案，为后续进一步研究具有高可靠性的高算力芯片提供了基础理论和方法。