基于BIP的嵌入式多核软硬件系统建模及其设计方法

多核并行化的迅速普及给嵌入式软硬件系统设计带来了巨大的机遇和挑战。当前相关工作的核心问题在于：1）软件和硬件建模分离；2）基于最差情况分析技术的性能评估准确率过低；3）基于仿真的功能验证可靠性较低。针对这些问题，本项目提出描述统一的、形式化的、可分析和可执行的嵌入式多核软硬件系统模型，如实反映软件应用运行于硬件平台时的总体特征。以统一软硬件的系统模型为基础，可通过组合验证方法保证系统模型设计的正确性，通过激励仿真和概率统计结合保证性能分析的准确性，并实现从系统模型设计到硬件平台中多线程软件代码生成的整个流程。本项目将以国产嵌入式处理器为平台，把建模方法学在实际应用中进行推广，为多核软硬件系统设计的研究和发展提供具有自主创新和指导意义的研究结论。

针对多核并行化趋势给嵌入式软硬件系统设计带来的挑战，本项目围绕系统设计、性能优化及评估等核心问题进行了深入研究，取得了系列成果：1）提出了结构清晰、软硬件统一的形式化系统模型作为设计分析及细化的基础，包括：划分清晰系统中的计算任务与通信开销、有机整合的软件与硬件密切相关的调度策略，这有利于设计人员明确嵌入式软硬件系统各层的功能，并有侧重的调整整体设计；2）提出了使用合成方法分析规范的可实现性和渐进式不变量检查系统模型正确性的有效形式化分析手段，一定程度上缓解了复杂系统因状态空间爆炸而难以分析的制约；3）提出一系列减少多核间任务通信开销的措施，包括基于消息聚合的通信流水、按需对缓冲区分配等方法，有效的降低了系统通信开销，显著提升了系统的性能；4）提出了对传输精确系统模型使用静态分析与动态仿真相结合的新的性能分析方法，通过对目标平台处理器的指令、编译特征静态分析，将其反标回本机仿真剖析得到的结果，对指令执行开销、指令与数据访问高速缓冲区的延迟等方面进行分析，在提高性能分析速度的同时也提高了性能分析的准确度。实验表明，这些研究成果效果显著，有效的提高了嵌入式多核软硬件的协同设计及实现的效率，在嵌入式设计领域具有广阔的应用前景。