基于阻变器件的存储计算深度融合多尺度可重构架构设计研究

Recently, the emerging ReRAM device is promoting the circuit and architecture designs that heavily rely on the traditional CMOS technology, where the computing and memory structures are separately built that leads to the well-known communication bottleneck in the conventional computer system. Fortunately, owing to the resistive switching nature that exhibits in the ReRAM device, the two separate structures now can be tightly integrated and their working mechanisms can be unified. In this project, we step beyond the conventional manufacturing and architecture design wisdom, and leverage the ReRAM device to cater for the future intensive computational needs that arise in the big data era. Our research targets the new computing method inspired by the ReRAM resistive switching, and aims to find a new computing model and architecture for general-purpose computation. To this goal, we deeply investigate the basic cell circuit to do the compute and memory operations at the same time, and propose a multi-dimensional reconfigurable architecture that is capable of switching the types of resources, the structures of computing primitives and the resolutions of computation, which then enables a highly integrated in-memory computing architecture that suits the general-purpose applications with great efficiency. With this new architecture, we will further explore new compute model for speedup in a common computer system. Through this research, we will clarify several key problems such as the theory and principle, structure implementation and real applications based on the inherent ReRAM resistive switching for general-purpose use, which eventually promotes the transition from the prior computing centric architecture design towards the new data centric architecture design.

近年来，ReRAM阻变器件为不同于传统CMOS工艺的电路和体系结构设计提供了新的发展动力和方向。面对传统计算系统中因计算和存储资源分离所造成的通信瓶颈问题，ReRAM统一的阻变工作机理为两者融合的新型结构设计和计算方法提供了根本保证。本项目面向未来通用大数据信息存储和高强度数据处理需求，突破传统工艺和体系结构设计约束，以基于ReRAM阻变机理的新型计算理论和方法为研究对象，以建立通用阻变计算的新型体系结构和计算模型为研究目标，通过计算存储深度融合的基本电路设计探索，提出资源形式、算子结构和计算精度多尺度可重构计算形式，实现通用高效的大规模并行计算兼存储原型架构，构建计算存储深度融合条件下的新型计算模型，突破现有通信瓶颈以实现通用处理性能的提升，从而解决通用阻变计算的主要理论方法、结构实现和应用技术等关键问题，促进计算模式从过去的以计算为中心向以数据为中心的根本转变。

近年来，基于忆阻器的存储计算融合（存算一体）架构以其卓越的性能和能效优势为深度神经网络加速提供了新的方法和手段。存算一体架构得益于其更高的存储密度、更少的数据搬移操作以及其高度并行的运算方式，非常适合深度神经网络中最为常见的卷积和矩阵乘法运算，从而成为当前深度学习加速器设计中一个新的选择。然而，存算一体架构还存在很多问题，比如器件的可靠性问题、算子类型的局限性、外围电路的巨大开销以及大规模存算一体架构的异构计算机理等问题，都限制了存算一体架构的发展。为了使得基于忆阻器件的存算一体架构能够在包括深度学习在内更广泛的场景中得到更好的应用，需要从电路设计、架构探索和计算模型方面入手，充分发挥存算一体架构处理的性能和能效优势，从而使得存算一体架构能够更高效地融入到未来的高性能计算平台中。. 本项目面向大数据信息存储和通用数据处理的需求，突破传统工艺和体系结构设计的根本约束，以基于ReRAM阻变机理的新型计算理论和方法为研究对象，以建立通用阻变计算的新型体系结构和计算模型为研究目标，通过对多尺度可重构架构的深入研究，扩展了基于阻变机理的存算一体算子，提出了通用高效的并行计算兼存储原型架构，构建计算存储深度融合条件下的新型计算模型，支持灵活的性能和精度调节实现更高计算效率，突破现有通信瓶颈以实现处理性能的提升。通过本项目在电路设计、架构探索和计算模型方面的深入研究，优化了通用阻变计算的关键算子、结构实现和应用技术等影响阻变存算一体推向实用化的关键问题，实现存算一体处理性能的成倍提升，为大数据信息存储和通用数据处理提供底层硬件体系结构的全新支持，推动计算模式从过去的以计算为中心向以数据为中心的根本转变。