可动态重构的高可靠嵌入式系统总线研究

随着SoC技术的广泛应用，高可靠嵌入式系统功能集成化与小型化要求日益迫切。而用于系统内部互连的并行总线尺寸大，高速串行总线不支持多点直接连接，已成为嵌入式系统进一步发展的主要瓶颈之一。同时，由于缺乏有效的容错机制，内部总线也已成为高可靠嵌入式系统中一个主要的单点失效环节。项目组在研究嵌入式系统总线数据传输特征的基础上，提出一种面向嵌入式系统内部模块连接的高速高可靠总线。它支持多节点直接互连，能够实时监测总线通道故障和节点电路故障，通过动态重构实现总线容错。.项目主要从拓扑模型、动态重构方法、故障检测及差错控制等方面建立上述新型总线的基本模型与理论基础。为此，项目首先研究建立总线通道及节点电路的故障集及故障响应模型；然后研究总线故障实时检测方法和总线动态重构算法，设计总线通信协议规范；最后构建基于FPGA的试验验证平台，研究总线性能的综合评价方法，对总线的通信性能、容错能力进行评估。

随着SoC、多核技术的广泛应用，嵌入式系统性能迅速提升，其对外扩展连接的性能、可靠性及小型化已成为一个必须解决的重要问题。项目针对高性能高可靠嵌入式系统远程扩展、总线冗余容错及小型化等需求，提出了一种采用多通道并发冗余、具有动态容错能力的高速通信总线，采用总线型拓扑结构，通过命令应答式访问协议，可提高服务质量保证，具有远程设备穿透式访问能力，支持背板总线、远程扩展总线和设备互连总线三种应用模式。项目主要从拓扑模型、故障检测、差错控制、动态重构方法等方面开展了新型总线的体系结构模型与理论研究工作，提出了一种“命令-响应-确认”的三段式通道故障检测方法，一种基于资源池的动态重构方法和一种基于矩阵开关的数据动态分配方法，建立了基于FPGA的总线验证系统，形成了初步的总线协议规范。在此基础上提出了一种“接入式体系结构”，开展了嵌入式系统性能评估及优化仿真方面的研究工作。项目成果可广泛应用于航天、航空、铁路及工业控制等高可靠嵌入式领域，解决高性能嵌入式系统数据高可靠实时获取的问题。.项目申请了10项国家专利，已授权5项，发表学术论文29篇，培养博士、硕士研究生共20名，很好地完成了申请报告的各项研究内容，达到了预定目标。