高性能低功耗体硅器件与埋氧器件的集成整合技术研究

High performance and low power devices are the main choices for the development of mobile internet. Two main stream devices like FinFETs and ETSOI are much more competitive comparing with traditional 2D bulk device. 3D FinFETs enhances the gate controllability to the channel with the improvements of performance and the depressing of the short channel effects. ETSOI device with combination of isolation of insulator and effects of back biasing stressing exhibits low power performance and also improves the short channel effects. In this study, the new methods of formation of FinFETs with SOI liked structures are provided and analyzed. FinFETs with high performance and ETSOI with low power characteristic are embedded in the same device. Two kinds of ways: spacer transfer oxidation and SiGe-Si multi layers epitaxy are implemented to form FinFETs with SOI liked structures. The mechanism of formation of isolation layer, reliability, and carrier distribution, breakdown of dielectric layers and improvements of device performance are systematically studied. The overall solutions of formation of FinFETs with SOI liked structures are provided.

高性能低功耗器件是应对当前和未来移动互联时代的必然选择。两大主流器件:鳍式三维器件FinFETs和埋氧器件ETSOI在性能与功耗方面比传统的平面体硅器件有着巨大的优越性。三维器件FinFETs使得栅极对沟道的控制能力加强，提高性能的同时，也抑制了短沟道效应。埋氧ETSOI采用氧化层隔离器件与背栅电压的控制的结合，一方面降低功耗，另一方面也控制了短沟道效应。在本研究中，具有埋氧层（SOI）的鳍式器件（FinFETs）新的形成方法被提出并研究，使得FinFETs与ETSOI的高性能与低功耗特性被集成到同一器件里。两种方法：侧墙转移氧化法和SiGe-Si叠层外延生长法被应用于集成埋氧层（SOI）的鳍式器件（FinFETs）的研究。器件埋氧层的形成机理，以及对器件可靠性，载流子分布，介质层的击穿，电学特性的提升被系统地研究，并提出了埋氧层（SOI）的鳍式器件（FinFETs）整体解决方法。

高性能低功耗器件是应对当前和未来移动互联时代的必然选择。两大主流器件:鳍式三维器件FinFETs和埋氧器件ETSOI在性能与功耗方面比传统的平面体硅器件有着巨大的优越性。三维器件FinFETs使得栅极对沟道的控制能力加强，提高性能的同时，也抑制了短沟道效应。埋氧ETSOI采用氧化层隔离器件与背栅电压的控制的结合，一方面降低功耗，另一方面也控制了短沟道效应。在本研究中，具有埋氧层（SOI）的鳍式器件（FinFETs）新的形成方法被提出并研究，使得FinFETs与ETSOI的高性能与低功耗特性被集成到同一器件里。本课题采用Si0.72Ge0.28-Si 叠层外延生长法在体硅衬底上制备了具有埋氧层（SOI）的鳍式器件（FinFETs）（SOI-liked FinFETs）。在这一研究中进行了SiGe-Si 叠层外延生长法的外延层的选择与调试、具有叠层结构的Fin的形貌优化、湿法选择性刻蚀外延层SiGe、埋氧层的形成等模块的开发与研究，完成器件的制备，分析了该器件同体硅FinFETs器件电特性的差异，开展了其背栅调节特性的研究与分析。当背栅偏压（Vb）在-3V~1.8V范围内时，能有效调节器件为高阈值电压（Vt）区域以降低关态电流，减少静态功耗，该特性对于FinFETs器件在物联网领域的应用具有重要意义。