由于源漏金半接触电阻反比于接触面积,因而器件尺寸的快速缩小导致接触电阻急剧上升。为了满足更先进SOC系统对高速、低功耗器件的需求,研究与现有工艺兼容的源漏新型低接触电阻材料和工艺已变得非常必要。降低金半接触势垒高度是目前唯一的有效方法。对于p-Si已经找到PtSi作为低势垒接触材料,而对于n-Si现在尚未找到明确方案。本项目拟探索Er、Yb、Ho等稀土金属在Si、SiGe衬底上的固相反应规律;探索
{{i.achievement_title}}
数据更新时间:2023-05-31
气相色谱-质谱法分析柚木光辐射前后的抽提物成分
温和条件下柱前标记-高效液相色谱-质谱法测定枸杞多糖中单糖组成
低轨卫星通信信道分配策略
地震作用下岩羊村滑坡稳定性与失稳机制研究
多源数据驱动CNN-GRU模型的公交客流量分类预测
纳米级自对准双栅CMOS器件的结构和工艺研究
纳米尺度CMOS器件超浅结掺杂工艺TCAD研究
纳米尺度CMOS工艺下的非接触测试关键技术的研究
双栅锗基肖特基源漏MOSFET器件的研究