面向第五代移动通信的全集成射频前端关键技术研究

The overall performance of highly integrated RF front-end module plays critical role in the portable mobile communication systems. Furthermore, with the increased spectrum and power efficiency of the 5G mobile communication system, there exists an urgent need to improve the linearity/ efficiency of the RF front-end and to make the RF front end more compact. This project intends to carry on the following research topics: (1)To investigate the physical properties of the device, to explore the relationship between linearity, efficiency of RF front-end and non-linear parameters of SOI CMOS device; (2) Develop various techniques to improve the RF front-end circuit reliability with proposed topologies utilizing stacked device structure and power combining technique in order to enhance the RF power amplifier output stage voltage handling capability; (3)Research and analysis of various linearization techniques and develop unique technique to improve efficiency with proposed nonlinear source compensation method at inter-stages of the power amplifier; (4) Research on the fully integrated single-chip solutions of RF power amplifiers and RF switches with proposed methods to reduce the RF coupling and crosstalk effects. The results of this project will provide the theoretical and engineering solutions to 5G integrated RF front-end modules.

高集成度射频前端的应用大幅度提升了便携式移动通信设备的性能。但随着第五代移动通信系统频谱、功率效率的进一步增加，迫切需要提升射频前端的线性度、效率，并且需要进一步提高射频前端的集成度。本课题拟从以下几个方面展开针对性研究：1）通过研究器件物理特性，明确SOI CMOS器件非线性参数与射频前端电路模块线性度和效率之间的关系；2）研究提升射频前端电路可靠性的方法，提出堆叠器件结构及功率合成相结合的射频功率放大器电路架构提升射频功率放大器输出级的耐压能力；3）研究分析各种线性化技术和效率提高技术，提出射频放大各级间非线性源相互抵消技术提高线性度和效率。4）研究射频功率放大器与射频开关单片全集成方案，提出解决射频耦合和串扰影响的方法。本课题的研究将为面向第5代移动通信的射频前端设计提供理论基础。

高集成度射频前端的应用大幅度提升了便携式移动通信设备的性能。但随着第五代移动通信系统频谱、功率效率的进一步增加，迫切需要提升射频前端的线性度、效率，并且需要进一步提高射频前端的集成度。本项目主要研究内容：1）通过研究器件物理特性，明确SOI CMOS器件非线性参数与射频电路线性和效率间的关系；2）研究提升射频前端电路可靠性的方法，提出堆叠器件结构及功率合成相结合的功放电路架构提升功放输出级的耐压能力；3）研究各种线性化和效率提高技术提高线性度和效率。4）研究功率放大器、开关和低噪声放大器单片全集成方案。主要研究成果包括：1）在模型方面，创建了能表现kink效应的SOI功放等效模型并考虑了热效应，建立了SOI开关器件的导通与关断等效模型；2）在可靠性方面，提出了改进的RC触发功率钳位ESD电路，在0-5 V斜波电压与1ms上升时间下平均放电电流IDD_E约为2.2 A；同时大量SOI器件失效机理分析表明局部金属宽度及过孔导流能力对可靠性影响很大；3）在SOI有源电路方面，实现了两级堆叠结构的高线性高效率SOI功率放大器电路并流片，在2.35 GHz时，小信号增益为28.8 dB，饱和功率为30 dBm，输出P1dB为29 dBm，PAE约为48%；实现了低插损高线性SOI天线开关并流片，在1.9GHz时，插损为0.52dB，P-0.1dB为39.2dBm，二次和三次谐波在Pin=33dBm时分别约为-80.7和-79.9dBc；4）实现了CMOS混合型包络跟踪电源调制器芯片的设计并流片，其能准确跟踪10MHz带宽的LTE信号，同时峰值效率达到80%；5）实现了一种差分及功率合成的功放，增强输出功率、稳定性和更优高频增益一致性；6）完成了5-6GHz射频前端全集成芯片的设计并流片，在5.15-5.85GHz时，发射路增益为27.4dB，饱和输出功率为27.6dBm，Pout=19dBm时工作电流为210mA；接收路增益为11.5dB，静态电流为4mA，噪声系数约为3dB，IIP3约为6.8dBm； 7）建立了一套3D电磁联合仿真方式，完成了封装方式研究，结果显示芯片滴塑胶前后的S参数和线性度性能相近。本课题的研究将为面向第5代移动通信的射频前端设计提供理论基础。