HEVC帧内编码的高效并行VLSI结构研究

高分辨率视频图像对国家安全、国民经济、科学研究和人民生活等有重大的需求。高分辨率视频图像压缩专用VLSI电路在智能终端和视频图像实时传输领域有广泛的应用。最新一代的高分辨率视频图像压缩标准HEVC通过复杂度的急剧增加换取了比现有H.264提高40%的性能，这给其VLSI结构的设计带来极大的困难，传统的H.264硬件结构已经不适于HEVC应用。针对该问题，本课题开展其帧内编码关键技术的VLSI研究。主要研究内容：帧内VLSI处理结构及快速模式选择方法；预测编码的高效并行VLSI结构；熵编码的高效并行VLSI结构。创新点：提出基于PU级的高效、并行处理框架及1/2方向截断的快速帧内模式选择方法；提出一种基于统一框架复用电路的帧内预测VLSI结构及其灵活的参考像素选择方法；提出一种全流水框架的低延迟、高吞吐率熵编码的VLSI结构。本课题将为新一代高效视频编码的VLSI电路设计奠定理论和技术基础。

申请人在过去三年认真深入的分析了降低HEVC帧内编码复杂度及其并行VLSI结构，并就算法的优化、预测编码VLSI、无乘法的编码VLSI实现方法展开重点的研究。具体研究工作如下：（1）提出了折叠规划预测模式的VLSI结构，实现了基于流水线的4x4快速模式选择方法，有关该方面的研究成果发表在IEEE VCIP和IEEE ICIP等国际会议上,并申请专利。 （2）提出了基于系数分解的无乘法HEVC变换编码，降低了变换编码的计算复杂度，有关该方面的研究成果发表在PCM国际会议上并申请专利。（3）提出了HEVC帧内快速模式选择方法，通过建立SATD相关模型，实现了PU层计算复杂度减少30%，相关成果已发表在光学精密工程等期刊上，并申请相关专利。（4）提出了一种灵活并可扩展的VLIW结构用于4×4块的矩阵求逆，计算效率低于传统的DSP/FPGA实现方法，相关成果发表在Journal of Systems Engineering and Electronics。（5）提出了基于CS的图像编码方法及其并行实现方法，有关该方面的成果发表在西安电子科技大学学报等期刊上。（6）开展了随机条纹结构光的深度图像快速获取方法，有效提高深度数据的精度。有关该方面的成果发表在Applied Optics 和IEEE VCIP上，并申请专利。回顾项目初期设定的研究计划与预期研究成果，申请人在过去三年的研究中发表及录用学术论文共15篇，全部EI检索，其中SCI源7篇，会议论文5篇。申请专利7项。申请人经过三年的研究发现，虽然在HEVC帧内编码优化及VLSI结构方面取得了一定的研究成绩，但是随着研究的不断深入，申请人逐渐发现自己在该研究领域尚有很大的不足，研究内容中仍存在很多问题欲待解决，申请人希望能在未来的研究中取得更深入的研究进展。