HEVC的低复杂度和并行编码方法研究

The new generation of video compression standard HEVC faces the challenges of higher coding complexity, huge amount of computation, great amount of data for ultra-high-definition video, and parallel implementation on multi-core processors. To solve the above problems, we focus on low complexity and parallel coding methods for ultra-high-definition video based on HEVC. First, we fully analyze the complexity of HEVC coding and find out the modules which have high complexity and low encoding performance, and propose fast and efficient algorithms. Then, we explore the statistical properties of the ultra-high-definition video, and develop HEVC low complexity coding methods by making use of such properties. Also, we analyze the interaction between these various coding modules, integrate these fast coding methods together and put forward a system-level optimized HEVC encoder with low complexity. As for the difficulties in designing efficient parallel computing for video coding based on multi-core processor, we study the task and data dependency, task parallelization and scheduling, and propose the efficient parallelization method for HEVC encoder.

针对新一代视频压缩标准HEVC面临的更高复杂度、超额运算量、巨大数据量问题，研究面向超高清视频的HEVC低复杂度编码方法：（1）深入分析HEVC编码复杂度，对CU判决、编码模式选择、插值和代价函数计算等复杂度高的模块进行研究，提出相应的快速方法；（2）分析研究超高清视频的统计特性，进一步优化模式判别、阈值判定、提前终止等方法，使得编码运算量不随着超高清视频数据量的增加而成比例地增加；（3）分析各编码模块之间的关系和相互影响，对各个模块进行组合优化，提出一套系统优化的HEVC低复杂度编码方法，在率失真性能下降有限的情况下，大幅度降低编码复杂度。针对面向多核处理器的视频编码器面临的并行设计难点，深入分析视频编码器的功能和数据依赖关系，识别编码器并行执行时存在的各种相关性，并结合HEVC的Tile和WPP等并行特征，建立正确高效的并行任务分解模型，提出适用于多核处理器的HEVC并行编码方法。

针对新一代视频压缩标准HEVC面临的高复杂度和巨额计算量问题，本项目研究了面向高清超高清视频的HEVC低复杂度和并行编码方法。首先，基于HEVC参考编码器HM和开源编码器x265，利用高清和超高清视频测试序列，对编码模块复杂度及其对编码性能的影响进行了统计分析，研究了CU、PU、TU判决、帧内帧间编码RDO模式判决等编码流程，给出低复杂度编码优化的方向。 基于此，研究提出了一套支持帧内和帧间快速模式选择、RDO率失真优化、SAO模式快速判决、DCT加速优化等方面的低复杂度编码方法。研究提出了一种基于统计分布特性的帧内编码预测单元快速判决方法、基于Skip模式的帧间编码快速快速判决方法、基于Neyman-Pearson准则的帧间模式快速判决方法、采用PCA颜色通道的视觉显著性检测方法、基于运动注意力和视觉失真敏感度的智能编码。以上低复杂度编码算法在HEVC参考编码器HM上进行了仿真测试，实验结果表明取得了50%数量级的编码时间节省。以上项目成果为HEVC实用编码器的开发提供理论和算法指导。 .研究了基于众核或多核处理器的HEVC并行编码方法， 分析了HEVC的并行技术， 包括帧级、WPP、Slice和Tile级的并行编码方法。分析研究了HEVC并行编码时的功能和数据依赖性关系，以及对编码并行效率的影响。基于Tilera-Gx36众核处理器，采用数据分解的并行方案，即基于帧级、Slice和Tile的三级并行机制，搭建实现了一套HEVC高清30fps实时编码系统。基于Intel E5-2690双处理器平台，采用帧级和WPP并行，开发搭建了一套HEVC 4K超高清@30fps实时编码器系统。该成果为实用HEVC并行编码器开发提供了原型参考，具有应用意义。.本项目成果在IEEE Trans. on Multimedia和IEEE Conf. on Visual Communication and Image Processing(VCIP)等外文期刊和学术会议上发表SCI论文3篇，EI收录论文16篇，申请发明专利11项；参加了本领域相关的国际学术会议交流活动，了解最新前沿进展和宣读项目成果；项目相关研究成果取得校企合作支持，与百视通等企业开展了HEVC编码相关的研发合作；通过本项目的实施，在视频编码研究方向培养已毕业硕士5名，已出站博士后2名，在读硕士生3名和博士生2名。