面向并行工程的电子系统测试性建模方法与技术

Automatic testability modeling is the core issue of Design for Testability (DFT) for electronic system and is widely recognized as a challenge. There are three main reasons: 1. There is no suitable model representation method which can model a system during any phase of design, such as conceptual design phase, schematic design phase and design development phase. 2.There is no automatic testability modeling method. 3. The lack of effective model information updating algorithm. Aiming at these problems, the following issues are researched. Based on fault model-function dependency, a hierarchical model representation method is researched at first. Then, model information interchange frame is constructed, and method of automatic modeling is researched based on information theory, graph theory and matrix theory. Finally, to achieve the lowest time complexity, an effective model information updating algorithm is researched. The aim is to break through some bottleneck issues in the automatic testability modeling method and make sure that the testability model can be automatically generated, updated and mature through out the whole design phases. This research can achieve the "be deployed as early as possible and merged into the whole design-cycle, DFT-correlative mission deployed in a parallel-cross style" needs of concurrent engineering. The research is proposed to provide scientific methods and practical tools for concurrent engineering-oriented testability modeling and promote the practicalization of electronic system DFT.

测试性模型自动化生成问题是复杂电子系统测试性设计的核心问题，也是公认的难题。主要原因有三方面：一是缺乏有效的测试性模型描述方法，该方法应能对方案设计、初步设计和详细设计等各阶段系统测试性模型进行描述；二是没有一种由系统信息自动生成测试性模型的方法；三是缺乏高效的级间模型信息传递途径和更新算法。针对这三方面的问题，将研究以下几方面内容：以故障模式-功能依赖关系为基础，研究层次化模型描述方法；搭建模型信息交互框架，利用信息论、图论和矩阵论推导模型生成方法；以时间复杂度最低为目标，研究级间模型信息更新和模型重构的高效算法。希望在电子系统测试性自动化建模方面有所突破，使得测试性模型能够随系统设计和使用全周期自动生成、更新和完善，满足并行工程下对测试性设计"尽早开展、全周期融入、有关活动并行交叉"的要求，为在研电子系统测试性设计提供科学方法和技术支撑，切实推进测试性设计实用化进程。

测试性模型自动化生成问题是复杂电子系统测试性设计的核心问题，也是公认的难题。主要原因有三方面：一是缺乏有效的测试性模型描述方法，该方法应能对方案设计、初步设计和详细设计等各阶段系统测试性模型进行描述；二是没有一种由系统信息自动生成测试性模型的方法；三是缺乏高效的级间模型信息传递途径和更新算法等。针对这些问题，本项目主要研究了：（1）系统级测试性模型自动生成方法，根据此方法，能够从标准模型信息库读取数据并自动建立系统级可视化模型，进而生成依赖矩阵，进行测试性优化设计。减轻测试性设计人员建模的工作量，减少人为因素对模型准确性影响。(2)模拟电路复数域模型表达方法。将模拟电路的正弦响应信号分解为实部和虚部两部分，随元件参数故障的不同，实部和虚部响应在复平面上的轨迹满足圆方程。该方法原创性的证明模拟电路元件参数故障产生的正弦响应满足复平面上的圆方程，根据三点定圆，该方法只需要仿真三次就能建立元器件所有可能的故障特征，具有仿真简单、建模完整的特点，为模拟电路故障建模、故障诊断提供了新的思路与途径。 (3)基于仿真的电路级测试性模型自动生成技术，根据此方法能够自动建立电路级测试性模型。实现电路级测试性模型的自动生成，无需测试性设计人员掌握电路特性。（4）模型布局优化方法，对于生成的可视化模型在屏幕上的布局进行优化，如减少连线交叉等。通过以上的研究成果就能实现从电路级到系统级完整的测试性模型(包括可视化模型和依赖矩阵) 自动生成。（5）通过关联测试性模型和装备任务流模型，在满足各任务测试性指标的情况下实现产品的测试性指标分配。原创性提出基于两层神经网络BP算法用于约束优化（测试性指标优化分配）算法，不但达到了优化目的，还对BP算法的研究提供了新的方向，指标进行优化分配，不但实现了优化的目的，还能对神经网络的研究提供新的方向。（6）约束序贯测试优化问题研究，采用粒子群算法对序贯测试进行约束优化，主要解决指标满足要求的情况下对测试成本进行优化的问题。填补了这一领域的研究空白。.该项目主要研究了从电路级到系统级的测试性信息管理、模型自动生成、模型与测试性优化等问题。研究成果可用于电子系统测试性设计的建模阶段与指标优化。能够实现模型的自动生成，解决传统人工建模方法的工作量大、主观性强、过程不透明等缺点造成的测试性设计结果不准确问题。同时在电路级建模理论和优化算法方面的研究也为相关领域提供