低功耗数字集成电路的设计理论

对电路中的信号行为进行多值描述，由此建立了分析电路中开关活动性及电路动态功耗的数学工具，并发展了相应于序列输入与概率输入等二种功耗估计技术。系统研究数字系统中的各类冗余现象，提出了抑制冗余的各种机构，并全面研究了适用于时序电路与组合电路的冗余抑制技术，实验证明能有效节省功耗。其中有：双边沿触发器的门级设计与开关级设计；时钟门控技术；时序电路的冗余态抑制技术；基于有权信号的冗余抑制技术，等等。此外，还发展了利用开关级设计简化电路的技术，并提出了只含一个闩锁的触发器设计。最后研发了一种采用交流源的CMOS电路和（并已单独立项）。本项目发表32篇论文及2篇学位论文，其中含12篇SCI、EI索引的论文。