极低电压数字集成电路稳定性研究

With the applications of mobile and portable health devices, wireless sensor network node and implantable medical micro-system, low-power technology of integrated circuit became an indispensable systematic factor. As one of important trends of low-power technology, ultra-low-voltage enables the system to work at threshold voltage nearby or below, acquiring ultra-low-power consumption and high energy efficiency. However, due to the high sensitivity to process variations, voltage fluctuation and temperature variation, the stability of ultra-low-voltage digital integrated circuit is quite a substantial problem with the advancement of IC processes and enlargement of chip scales. The solution or mitigation of stability is one of important preconditions to make the ultra-low-voltage circuit practical. This project focuses on stability of ultra-low-voltage digital integrated circuit and researches on: (1) the parameterized block-based statistical static timing analysis method; (2) the timing optimization method of clock skew under dynamic-voltage-scaling; (3) the ultra-low-voltage standard cell circuit design method and library realization. This project will provide solutions that are compatible with current EDA design flow to meet the practical ultra-low-power requirements by multi-applications.

随着移动类，便携设备，无线传感器节点，植入式医用微系统的应用，集成电路低功耗技术成为实现系统的关键性要素。极低电压数字电路工作在晶体管阈值附近或以下的电压，可以获得极低的功耗和较高的能效。极低电压技术已成为低功耗技术发展的热点之一。随着工艺进步和集成电路规模的扩大，由于对工艺变化，动态电压，温度起伏的高敏感度使得极低压数字集成电路的稳定性遇到了根本性的挑战。稳定性的解决或缓解是极低压电路实用化的重要前提条件之一。本课题关注极低电压数字集成电路的稳定性，研究内容包括：（1）参数化基于模块的统计时序分析方法；（2）可变电压下的时钟偏斜的时序优化方法；（3）支持统计静态时序分析的数字标准单元电路设计方法及库实现。本课题的工作将为提供与现有EDA设计流程兼容的解决方案，以满足不同应用对极低功耗的实际需求。

随着移动类，便携设备，无线传感器节点，植入式医用微系统的应用，集成电路低功耗技术成为实现系统的关键性要素。极低电压数字电路工作在晶体管阈值附近或以下的电压，可以获得极低的功耗和较高的能效。极低电压技术已成为低功耗技术发展的热点之一。随着工艺进步和集成电路规模的扩大，由于对工艺变化，动态电压，温度起伏的高敏感度使得极低压数字集成电路的稳定性遇到了根本性的挑战。稳定性的解决或缓解是极低压电路实用化的重要前提条件之一。.本课题的主要研究成果包括：（1）研究了一种用于快速评估工艺起伏对电路延迟的方法，方法的精度在90%以上，该技术可能应用于统计静态时序评估；（2）开发了一种宽电压高能效单元库的设计方法，针对工艺扰动提出了单元尺寸设计方法，根据该方法设计的单元延迟在近阈值0.6V下比商用单元库降低了4.8%-16.4%，噪声容限的均值提高了3.9%-6.6%。（3）提出了一种电平转换单元的优化结构。这种单元可工作在更宽的低电压域电压范围下：该单元在输入信号频率为0.1MHz、工艺角为FF的情况下，低电压域的最低电压可低至0.1V，单元的延迟时间约为0.21ns。在近阈值电压下，该单元相较于传统的电平转换单元节约了约10%的能耗。（4）提出了一种可工作在0.5V电压下的保持型触发单元。为了降低功耗，这种单元可在待机状态下彻底关断。在时钟信号20MHz，输入信号为10MHz的条件下，该单元的相对延迟时间约为50ns，平均静态漏电流约为2.69nA。在睡眠时间大于工作时间的工作条件下，这种结构可节约50%以上的能量。（5）开发了一套工作在0.3V~1.1V的数字标准单元库，工作温度-40度到125度，单元库包括了版图、网表、综合库，包括静态时序和统计时序两种，仿真库，布局布线库。与商用标准单元库相比，在0.6V下基准电路的速度提高了4.5%-16.9%，功耗降低了6.7%至22.3%。（6）采用该单元库设计了一款信息安全处理器，验证了设计流程，测试结果表明功能正确，最低工作电压0.37V。