基于电荷泵和压控振荡器的Delta-Sigma调制器关键技术研究

The explosive development of the mobile communication sets more stringent requirement on the communication circuit high-data rate and low-power design. Because of its intrinsic anti-aliasing filtering, continuous-time Delta-Sigma modulator attracts more and more attention in communication analog-to-digital conversion. This project will conduct research on charge pump- and VCO-based Delta-Sigma modulator with more than 2nd-order noise-shaping, including theory analyses, simulation verification and tapeout verification. The key work of the project is to use low-power charge pump and asynchronous PWM to replace the power-hungry analog integrator. Another asynchronous PWM is introduced to solve the nonlinearity of the VCO-based quantizer. Based on these innovations, Delta-Sigma modulator with more than 2nd-order noise-shaping can be built without any analog amplifier. To support behavioral-level simulation of the charge pump- and VCO-based Delta-Sigma modulator, VCO, charge pump and their nonidealities will be modelled in Matlab. With highly-digital architecture, the charge pump- and VCO-based Delta-Sigma modulator can fully make use of the advantages of CMOS technology scaling on digital circuits and avoid the disadvantages of the technology scaling on analog circuits, being very suitable for implementation of high-bandwidth low-power ADC in deep-nano CMOS.

移动通信的蓬勃发展对通信电路的高码率低功耗设计提出了更高要求。连续时间Delta-Sigma调制器由于其内生的抗混叠滤波特性，在通信模数转换领域吸引了越来越多的注意力。本项目将用理论分析—仿真验证—流片验证的研究方法，研究基于电荷泵和压控振荡器的二阶以上Delta-Sigma调制器。重点研究利用低功耗的电荷泵和异步脉宽调制器取代高功耗的模拟积分器，同时引入异步脉宽调制器解决基于压控振荡器量化器的非线性问题。在此基础上实现完全不依赖模拟放大器而构建低功耗的二阶以上Delta-Sigma调制器的目标。本项目还将研究电荷泵、压控振荡器等模块及其非理想因素的建模以支持行为级仿真。由于高度数字化的电路结构，基于电荷泵和压控振荡器的Delta-Sigma调制器能够充分利用CMOS工艺更新对数字电路带来的优势，同时避免工艺更新对模拟电路带来的挑战，非常适合在深亚微米工艺下实现高带宽低功耗模数转换器。

出于对集成电路集成度、速度和功耗的追求，集成电路CMOS工艺的特征尺寸一直跟随摩尔定律在减小，目前业界已经开始使用7nm节点 CMOS工艺设计、制造各类集成电路。在CMOS工艺更新过程中，混合信号、模拟集成电路面临着信号电压空间受限、放大器增益下降等设计挑战，而数字集成电路的功耗和延时等指标不断得到改善。为了解决上述难题，同时为了改善其能效，模拟数字转换器的一个设计趋势是把量化、放大等功能模块分别从电压域、模拟域转移到时间域、数字域。本项目研究了基于电荷泵和压控振荡器的二阶Delta-Sigma调制器的设计，最终实现了完全不依赖于模拟放大器的二阶调制器。本项目在执行过程中共设计了四个时间域Delta-Sigma调制器：其中两个已经完成流片、测试工作；另外两个目前在流片中。1，在40nm CMOS工艺下设计实现了基于压控振荡器和模拟放大器的二阶Delta-Sigma调制器：测试结果表明该调制器可以在40MHz信号带宽下达到66.8dB信号噪声失真比，消耗4.98mW功耗；该设计把高带宽Delta-Sigma调制器的能效拓展到了35 fJ/Step。2，在90nm CMOS工艺下设计了基于电荷泵和压控振荡器的二阶Delta-Sigma调制器：在2MHz信号带宽下能够达到74.2dB的信号噪声失真比，消耗2.95mW功耗；该电路验证了基于电荷泵和压控振荡器的Delta-Sigma调制器的可行性。3，在40nm CMOS工艺下流片实现了完全基于压控振荡器的二阶闭环Delta-Sigma调制器，测试结果表明在40MHz信号带宽下可以达到65.5dB SNR和62.7dB SNDR，消耗4.6mW功耗，能效为52fJ/Step。4，在40nm CMOS工艺仿真设计了基于电荷泵和压控振荡器的Delta-Sigma调制器，仿真结果表明在20MHz信号带宽下可以达到69.8dB SNDR，消耗5.3mW功耗。本项目在执行过程中，取得了以下研究成果：发表论文6篇，其中SCI论文4篇（包括集成电路领域顶级期刊《IEEE固态电路期刊》），国际会议论文2篇。申请发明专利4项，其中1项已经获得授权。由Springer出版专著一本。本项目的研究成果证明了高度数字化Delta-Sigma调制器的技术可行性和在能效方面的优势，为先进CMOS工艺下低功耗模数转换器的设计提供了一定的借鉴意义。