导电高分子纳米图案化方法及性能的研究

导电高分子的图案化与其功能及应用息息相关。而导电高分子纳米图案化方法的研究还处在起步阶段，特别是构筑尺寸为100nm及100nm以下结构的方法还不够成熟。而构筑方法会直接影响导电高分子纳米结构的性质研究以及所构筑的器件是否能够进一步产品化等等。本项目将结合纳米压印、共聚沉积及剥离（lift-off）技术对导电高分子纳米图案的制备方法及性能进行研究。具体研究目标如下：1）优化实验条件，提高导电高分子纳米图案的分辨率,在大面积上构筑出结构尺寸小于100nm 的高密度、高分辨率的导电高分子有序纳米结构；2）研究导电高分子纳米结构的尺寸变化对其导电率的影响，探索通过改变结构尺寸调控导电高分子的导电性能；3）研究结构尺寸对导电高分子传感性能的影响，为导电高分子在纳米传感器及其它相关领域的应用奠定基础。