非晶氧化物半导体薄膜晶体管存储器电擦除增强及多级存储性能研究

To solve the issue of low electrical erasing efficiencies even incapability of erasure for thin-film transistor (TFT) memories with amorphous In-Ga-Zn-O (a-IGZO)-like n-type oxide semiconductors, the current project will perform engineering and optimizing of the key device components such as charge trapping layer, tunneling layer, blocking layer and so on in order to achieve amorphous oxide semiconductor TFT memories with a high electrical erasing efficiency and multilevel memory performance. As key technology strategies, the project uses the atomic layer deposition technique to assemble the gate stacks, and amorphous n (or p), n-p type composite oxide semiconductors, or oxide semiconductor-high permittivity dielectric composite film as a charge trapping layer, a nano-laminated insulator as a charge tunneling layer etc. Multi-level cell memories with low operating voltages, fast programming/erasing, a large memory window are expectedly achieved through screening of materials, optimizing of processes, and engineering of energy band structures. In the meantime, engineering and optimizing of the active layer material, preparation process and physical structure are further performed to enhance the mobility of device as well as the device stability in the atmosphere. Finally, the measurements of electrical performance and study of reliability for the memory devices are used to deep understand the underlying mechanisms related to material properties and device structure, especially the microprocess of charge transfer during electrical erasing and the physical mechanism of degradation of the device performance.

本项目针对a-IGZO等n型氧化物半导体TFT存储器电擦除效率低下甚至无法擦除的问题，从电荷俘获层、隧穿层、阻挡层等关键器件组成上进行设计与优化，目的是获得电擦除效率高、具有多级存储性能的非晶氧化物半导体TFT存储器。拟采用原子层淀积技术来组装栅堆垛结构，以非晶n(或p)型、n-p型复合氧化物半导体，以及氧化物半导体--高介电常数介质复合薄膜作为电荷俘获层，以纳米叠层结构绝缘薄膜作为电荷隧穿层等关键技术路线，通过材料的筛选、工艺的优化和能带结构的设计，可望获得工作电压低、编程/擦除速度快、存储窗口大的多级单元的存储器。同时，通过对器件有源层的材料、制备工艺和物理结构进行设计与优化，进一步提升存储器的迁移率以及在空气中的稳定性。最后，通过对存储器原型器件的性能测试和可靠性研究，深入理解与材料特性和器件结构相关的作用机理，尤其是存储器电擦除过程中电荷传输的微观过程，以及器件性能退化的物理机制。

本项目针对氧化物半导体薄膜晶体管（TFT）存储器存在擦除效率低甚至无法擦除的问题，通过对器件的结构、材料和工艺进行设计与优化，不仅解决了电擦除效率低的问题，还实现了多级存储功能，尤其是获得了一种在单个器件上可以进行逻辑运算和原位多级存储的新型光电存储器。主要研究成果如下：.（1）制备出了以ZnO 薄膜为电荷俘获层的a-IGZO TFT存储器，实现了高速编程和擦除，同时还表现出了多级存储功能和典型的突触行为。通过比较研究O2、N2中退火后的ZnO薄膜作为电荷俘获层的器件性能，揭示了氧空位起到俘获和释放电子的关键作用，尤其是在擦除过程中氧空位易释放电子而被电离成带正电的氧空位。.（2）制备了基于CsPbBr3、CsPbI3以及混合CsPbBr3/CsPbI3量子点三种不同浮栅的a-IGZO TFT存储器，研究了光和电的信号特征、浮栅材料对器件编程和擦除特性的影响，结果表明采用混合量子点浮栅可以获得清晰的三级编程窗口和二级擦除窗口，即实现了在光电编程/擦除模式下多级存储特性，揭示了在光电编程和擦除过程中，量子点中自由空穴和电子的产生和传输机制。.（3）设计并研制了基于CsPbBr3、CsPbCl2Br量子点的阶梯式半浮栅a-IGZO TFT存储器，研究了光波长、编程/擦除电压和时间对器件性能的影响，成功展示了在单个器件上可实现光电逻辑运算与原位多级存储的功能，揭示了与电压、光波长、隧穿层厚度相关的自由电子/空穴的产生与传输等物理机制。.（4）提出了一种基于P型SnO/N型SnO2组成的PN结型电荷俘获层的a-IGZO TFT存储器，研究了P/N叠序对存储器性能的影响，结果表明采用隧穿层/p-SnO/n-SnO2/阻挡层的结构可有效改善编程/擦除效率和数据保持特性，并揭示了其相关物理机制。.（5）比较研究了InOx和InAlO沟道的HfZrO铁电场效应晶体管存储器，结果表明减小沟道长度有利于提升器件的擦除效率，采用InAlO沟道能显著提升存储器的存储窗口和编程/擦除耐受性。. 总之，本项目所取得的研究成果将为我们开发高性能氧化物半导体存储器以及新型光电存算一体的应用积累有益的经验和提供理论指导。