三维集成电路供电网络的设计及优化方法研究

Three-dimensional integrated circuit (3-D IC) based on through-silicon via (TSV) is one of the primary techniques for developing ICs. It can reduce the interconnect delay and power consumption of ICs effectively, and is expected to continue (or even exceed) Moore’s Law. However, in practical applications, multiple dies in 3-D IC share the same power supply path, and TSVs may produce resonances with on-chip networks. These problems make the design of power delivery network (PDN) in 3-D IC extremely challenging. ..Taking high-bandwidth memory (HBM) as the research object, this project will investigate the circuit modeling, design, and optimization of 3-D IC PDNs. We will establish the circuit models for the PDN unit cells in the silicon interposer, logic die, and stacked memory dies, respectively. By converting these models to multi-port networks, the entire PDN model can be obtained using the matrix cascading technique. On the basis of these efforts, the resonances between the TSVs and on-chip networks will be studied. Through training the artificial neural network, the fast simulation method of the 3-D IC PDN will be developed. By using the genetic algorithm, the layout optimization of the on-chip decoupling capacitors in 3-D IC will be carried out. Finally, we will design the coplanar and compact electromagnetic bandgap structure for the silicon interposer, and investigate the adaptive techniques for the power noise suppression. ..This project will strongly promote the research on the design of 3-D IC PDN, and will provide effective technical support for the development of 3-D ICs. The project is of theoretical significance and practical value for engineering applications.

基于硅通孔的三维集成电路是未来集成电路发展的主流技术之一，能有效降低集成电路的互连延时和功耗，有望延续甚至超越摩尔定律。但是，实际应用中，多个芯片共享同一供电路径，且硅通孔与片上网络构成谐振回路，使得三维集成电路供电网络的设计极具挑战。本项目以高带宽显存为研究对象，围绕三维集成电路供电网络的电路建模与优化设计展开研究。针对硅转接板、逻辑芯片和堆叠存储器芯片分别构建等效电路模型，将单元模型等效为多端口网络，通过矩阵级联组成整体系统。在此基础上，探讨硅通孔与片上网络之间的谐振问题，对人工神经网络进行训练，发展三维集成电路供电网络的快速仿真方法，应用遗传算法实现片上去耦电容的优化布局。最后，针对硅转接板设计共面紧凑型电磁带隙结构，探索研究可调式电源噪声抑制技术。本项目的实施，将完善三维集成电路供电网络的设计理论，为三维集成电路的发展提供有效技术支撑，兼具重要的理论研究价值和工程应用前景。

随着工作频率的增加，硅衬底固有的频率依赖性损耗限制了高速数据传输，导致了信道带宽的退化，并且由硅通孔（TSV）传输通道带来的电磁干扰和噪声耦合问题也愈发严重。为了解决这些问题，高速I/O传输通道中通常采用差分信号传输，利用差分信号的共模噪声抑制能力和抗干扰特性，来保证信号传输的完整性。地面-信号-信号-地面（GSSG）型差分TSV结构作为差分传输通道中最流行的一种形式，已经得到了广泛地研究，并被证明是一种有效的解决噪声耦合和抑制电磁干扰的方法。然而，在排列密集的TSV阵列中，GSSG型差分TSV不可避免地会受到邻近TSV的影响。为解决这一问题，研究者提出了屏蔽差分TSV结构，并对其进行了建模研究，给出的等效电路模型的准确性达到100GHz。虽然屏蔽差分TSV可以避免相邻TSV之间的噪声耦合，但会在有价值的芯片区域造成较大的阻止布局区（Keep-Out-Zone, KOZ）。.本项目提出了对GSSG型TSV、片上差分互连线及两者所构成的差分传输通道进行电路建模和特性分析，并且提出了基于系统传递函数方法和基于码间串扰（ISI）消除算法的无源均衡器设计方法。研究表明，构建的简化电路模型可以从直流到20GHz频段范围内精确预测GSSG型差分TSV的传输系数，设计的均衡器同样可以达到提高整个差分传输通道中高速数字信号传输质量的目的。并且基于ISI消除算法可有效避免由于系统传递函数复杂度提高而带来的问题。.进一步地，本项目基于多比特TSV的概念，提出多种由碳纳米管填充的GSSG性差分TSV和屏蔽差分TSV结构，并对其进行相应的建模研究，结合等效复电导率分析其电学特性。研究表明，建立的等效电路模型可以精确预测100GHz内结构的传输特性。最后，本项目基于多比特硅通孔提出了单端TSV和同轴TSV结构，并建立了相应的电路模型。进一步，研究了两种结构在电源分配网络（PDN）中的潜在应用。研究表明，两种结构均可有效降低PDN的阻抗。本项目从不同角度探索改善集成电路互连电、热性能及可靠性的技术方案，为下一代集成电路的发展提供有力理论指导。