原子级平滑表面剥离技术、机理研究及GOI材料制备

As the Si integrated circuit technology is approaching physical limits, a new channel material with higher carrier mobility is required to improve the device performance. Because of the high carrier mobility and the advantages inherent to on insulator structure, such as low parasitic capacitance, low leakage current and immunity for short channel effects, Germanium on insulator (GOI) has been regarded as a promising substrate for non-Si technology node. However, Ge is apt to fragment during the layer transfer process because of the deviation of thermal expansion coefficient between Ge and SiO2/Si, what’s more, it is very difficult to obtain uniform smooth Ge layer by polishing the rough Ge surface caused by layer split. Therefore, it is quite challenging to fabricate GOI using conventional Smart-cut technique. In this project, we proposed a novel process, in which a SiGe strain layer (interlayer) is introduced to Ge film, to achieve layer split with lower H implantation dose. Because of the effects of several factors, such as interface shear stress and deviation of bond energy between different elements, the split Ge film possesses definite Ge layer thickness and smooth surface morphology. By investigating the dependence of H aggregation behaviors on the structure, thickness, chemical composition and doping concentration of interlayer, the physical mechanism underlying the H movement and aggregation phenomena will be elucidated. Combined the innovative layer split technique with Ge/SiGe epitaxial growth technique and the plasma activation assisting bonding technique, a novel layer transfer technique with high efficiency and low cost will be developed to be dedicated to GOI fabrication, which will offer technology support in advanced material fabrication realm for non-Si technology node.

随着集成电路技术的发展，硅工艺日益接近它的物理极限，迫切需要具有更高载流子迁移率的沟道材料提升器件性能。绝缘体上Ge（GOI）一方面具有很高的载流子迁移率，一方面具有低寄生电容、低泄漏电流等优点，被认为是非Si时代最有应用前景的衬底材料之一。由于热膨胀系数的差异导致Ge薄膜易碎，而且Ge剥离后的表面抛光困难，使用智能剥离工艺制备GOI面临巨大的挑战。针对以上问题，本项目创新性提出在Ge薄膜中插入超薄SiGe层，借助界面应力等作用，实现超低剂量H注入条件下的薄膜剥离，剥离Ge层具有厚度可控、表面平滑的特点。本项目重点分析H离子在注入射程和插入层之间的运动、聚集过程，掌握H离子聚集与样品结构、元素组分、掺杂等因素之间的关系，揭示其物理机理。以该项研究为核心，结合体Si衬底上Ge/SiGe外延技术、键合转移技术，形成高效、低成本制备GOI材料的新型技术路线，为集成电路进入非Si时代提供技术支持。

锗（Ge）是一种性能优良的半导体材料，它的电子和空穴迁移率都比Si大的多（分别为2.9倍和3.8倍），但是由于Ge带宽较小，Ge器件的泄漏电流很大，加上Ge氧化层不稳定，材料成本高等因素，一度制约了Ge材料更大规模的应用。采用制备SOI材料的方法，将一层Ge薄膜转移到SiO2/Si衬底上，形成绝缘体上锗（Germanium on Insulator - GOI），可以充分发挥Ge材料的优势，同时降低其不利因素对器件的影响。在使用Ge晶圆利用离子剥离技术制备GOI时，高剂量H+离子注入会导致Ge晶格损伤，而且剥离后表面粗糙度较大，Ge、Si热膨胀系数的巨大差异也使得剥离过程中容易碎片，难以获得晶圆级GOI。.为了解决以上这些问题，我们提出了使用Si衬底上外延Ge/SiGe/Ge异质结构来代替Ge晶圆制备GOI的方案。在本项目研究工作中，我们掌握了6-8英寸Si衬底上外延高质量、低缺陷密度“Ge/SiGe/Ge”薄膜的工艺条件，获得8英寸Si衬底上Ge和SiGe薄膜；在掌握利用SiGe插入层实现原子级表面平整度剥离机理的基础上，通过优化SiGe层厚度、Si组分、掺杂浓度等参数，形成完整的原子级表面平整度剥离技术；制备出8英寸GOI材料，Ge层厚度约200nm，缺陷密度小于1E6/cm2，表面粗糙度1.42nm@10μm×10μm。.使用本项目的研究方案，氢离子临界注入剂量只有纯Ge样品的70%；较低的注入剂量使得离子注入对Ge材料的晶格损伤显著减少；由于剥离只发生在超薄SiGe层，GOI表面粗糙度比传统方案降低了一个数量级；由于是在硅衬底上外延非常薄的Ge薄膜，也解决了Ge与Si热失配导致退火工艺中碎片的问题。这一技术方案将对制备大尺寸晶圆级GOI材料，推进GOI材料在微电子技术领域的应用提供重要技术支撑。