面向10Tb/in2级磁存储系统的二维LDPC码设计

According to the explosive growth of big data storage requirements and storage limit of existing storage technologies, new storage technologies, such as two-dimensional magnetic recording (TDMR), have been extensively researched in magnetic recording. With the increase of storage density, a two-dimensional inter-symbol interference (2D-ISI), which is formed by the inter-track interference (ITI) and the inter-symbol interference (ISI), becomes a major impairment for these magnetic recording systems, resulting in the decrease of storage reliability, the problem such as increased I/O latency. Meanwhile, the traditional one-dimensional error correcting code (ECC) is still adopted in the 2D storage technology, and 2D coding scheme of LDPC code has not been related research. In this project, we study the 2D-LDPC codes for the 10Tb/in2 magnetic recording system as follows: First, based on the 2D-ISI channel characteristics, we extend the extrinsic information transfer (EXIT) chart analysis method to optimize the 2D degree distributions. Secondly, according to the selected 2D degree distributions, we redefine the trapping set, reduce the invisible loop and the changes of original loop connectivity caused by 2D-ISI, and extend the PEG and ACE algorithm to design the 2D-LDPC codes. Finally, combined with the specific 2D-LDPC structures, 2D variable reliability updating based decoding scheme is proposed, so as to reduce the error floor caused by 2D-ISI, accelerate the convergence speed and reduce I/O latency. This study helps to develop the new ECC design techniques in 10Tb/in2 magnetic recording.

大数据存储需求的急速增长及现有存储技术已达存储容量极限，使10Tb/in2级二维磁记录(TDMR)技术成为当前存储领域的研究热点之一。随着存储密度的提高，磁道间干扰和磁道内干扰构成的二维符号间干扰(2D-ISI)是导致存储可靠性降低、读写延迟加大的主要原因。同时，TDMR技术仍采用一维LDPC码纠错方案，二维LDPC编解码技术还没有得到相关研究。本项目拟对TDMR系统中二维LDPC码技术进行研究:首先结合2D-ISI信道，利用扩展的EXIT图方法优化码的二维度分布；重新定义陷阱集并分析环的连通性，减少由2D-ISI所导致的二维干扰范围内形成的隐形回路，基于二维度分布通过扩展的PEG和ACE算法构造二维LDPC码；最后提出基于二维变量可靠性更新的二维译码方案，减少由2D-ISI所导致的错误平层，降低读写延迟。为10Tb/in2级TDMR存储系统中纠错编码方案的选择提供技术支撑和理论参考。

鉴于海量数据存储需求的驱动，以及提高存储系统纠错性能、降低存储延迟的需求，本项目分别对高密度2D-ISI磁存储系统、基于NAND的高密度闪存系统中的纠错码技术进行研究，从而提高存储系统的可靠性，降低系统延迟，延长使用寿命。..主要研究内容：1）提出了具有线性编码结构的 LDPC 码，解决了设计任意长度、无小停止集且无短环 QC-LDPC 码设计问题。计算机仿真结果表明，在有效地消除了短停止距离和短环之后所构造的QC-LDPC码具有优于IEEE 802.16e中QC-LDPC码的纠错性能，在误码率为10-6时，具有大约0.15 dB的增益；该码字且具有与IEEE 802.11n中的QC-LDPC码几乎具有相同的纠错性能。此外，除了均需存储单位子矩阵的阶数外，所设计的编码方案只需存储移位因子，因而占有极少的存储空间；2）针对高密度带媒体噪声的2D-ISI存储特性，优化设计高码率 LDPC 码，与传统方法构造的 LDPC 码相比，具有 0.3dB 的纠错性能增益；3）为了进一步提升多级存储单元的存储效率，提出了一种基于存储单元比特巴氏参数的Polar码自适应设计方法。设计的优化Polar码与AWGN信道下几种经典构造方法的优化Polar码相比具有更好的纠错性能。当误码率为10-5时，相比于优化Polar码，设计的优化Polar码可获得0.8 dB的增益。当信噪比为21.6 dB时，与蒙特卡罗法构造的优化Polar码相比，所设计的Polar码的误码率性能有1个数量级的提升。4）通过利用闪存信道的特性，提出了一种低复杂度量化和可靠性感知的迭代多数逻辑解码（QR-IMLGD）算法，采用多次迭代得到更快的解码收敛速度；5）提出基于二维检测器的新型LDPC码，比其它随机码具有一个数量级的增益，在BER=10-8仍没有见到错误平层；6）根据渐进重量分布构造多进制原模图LDPC码。..本课题的研究成果，将能为10Tb/in2级TDMR磁存储系统中纠错编码方案的选择提供技术和理论方面的支撑，从而加快高密度存储技术的发展和应用。