面向可重构处理器的专用指令集快速综合与验证技术

高成本和低灵活性已成为片上系统SoC设计的瓶颈，其中片上嵌入式专用微处理器的设计尤为突出，采用指令可重构来降低重复设计成本是解决该瓶颈的关键。本项目重点针对可重构处理器专用指令集的快速自动综合与验证方法进行研究，主要包括两项工作：1.致力于彻底改善目前专用指令自动设计的低效问题，并提出采用匹配划分数据流图的方法对专用指令自动定制问题进行建模，研究高效的快速综合算法；2.在重定向模拟验证基础上，提出可重构专用模块阵列（RCUA）方式，并利用RCUA进行功能分配与调度，完成粗粒度级的硬件实现和效果检验。两项工作密切相关，前者属于软件自动设计，后者属于后端硬件实现与验证。

高成本和低灵活性已成为片上系统SoC设计的瓶颈，其中片上嵌入式微处理器的设计问题尤为突出，采用指令可重构设计来降低重复设计成本是解决该瓶颈的关键。本项目重点针对可重构处理器专用指令集的快速自动综合与验证方法进行研究，主要成果包括：1. 软件方面，提出了控制数据流图CDFG及基本块BB模型，并在此基础上提出了基于基本块自适应划分的候选指令鉴别算法和最终指令自动选取算法，有效提高了专用指令定制过程的执行效率，降低了搜索空间。2) 硬件方面，针对FPGA粗粒度动态重构复杂度高的缺陷，提出了基于最大独立集模型的动态部分重构模块的自动生成算法，实现了自动选取划分和提高了系统性能；同时，为了解决后端硬件设计和验证方法的不足，提出了动态部分重构区域细粒度布局规划和基于Trace信号的后端验证方法，有效提高了后端硬件的设计与验证自动化程度。本项目不仅在理论和实践上为可重构微处理器的设计自动化提供解决方案，而且多个优化算法可有效地嵌入到当前的设计流程中，帮助设计者避免设计过程中反复迭代，提高设计效率。本项目发表录用国际学术会议和国际期刊论文20篇，其中3篇被SCI检索，9篇被EI检索，国内核心期刊6篇。其中包括本领域顶级国际期刊IEEE Transaction on VLSI，顶级国际会议ICCAD和ASP-DAC等。另外包括博士学位论文1篇，硕士学位论文2篇。