基于第一性原理的介质击穿仿真模型研究

Reliability becomes more and more important in IC technology for extending Moore’s law. Dielectric breakdown is significant in logic and memory application. Percolation theory could well explain distribution of time to breakdown and the dependence with area and thickness in ultra-thin dielectric film. However, it is still not fully understood that the physical origin of key parameters in breakdown simulation and lifetime projection, such as radius of trap site, trap density generation exponential factor, etc. Therefore, we intend to use first principles calculations to study trap generation and charge transport mechanism in typical gate oxide. We plan to explain the physical meaning of key parameters for simulation and experiments, and propose percolation simulation framework, by kinetic Monte Carlo method and ultra-fast measurement based on intrinsic physical properties of dielectrics.

为延续摩尔定律，集成电路制造工艺技术正在不断创新发展，可靠性问题对性能提高和降低成本的限制效应愈发显著。氧化物作为一种介质材料，其击穿特性在CMOS逻辑电路和非挥发性存储器技术中的应用具有重要意义。超薄氧化物击穿的渗流理论可以很好地解释击穿时间的统计分布、面积和厚度依赖关系等，但是，击穿特性仿真和实验关键参数（如氧空位缺陷作用半径、缺陷产生指数增加因子等）与介质缺陷物理参数之间的关系、击穿发生机制的研究还没有取得明确的结论。为了加深对介质击穿物理机制的理解，准确描述氧化物退化过程和预测器件工作寿命，本项目拟针对先进CMOS工艺中的典型栅结构，系统地研究氧化物在应力条件下产生缺陷、传输电荷的机理，基于第一性原理计算等理论方法，建立介质击穿的仿真模型,阐明击穿统计分布、加速退化因子等关键实验参数的物理内涵。

近年来，由于其高介电常数和铁电性，HfO2基栅极电介质在新兴逻辑和存储器技术中显示出巨大的应用潜力，并受到了广泛的研究关注。然而，由于其离子化合物性质，HfO2基电介质总是具有较高的本征缺陷。因此，基于HfO2的器件面临可靠性瓶颈而限制了其工业应用。在本项目中，我们建立了基于HfO2基栅极电介质的铁电场效应晶体管模型，并研究了器件退化的机理，为器件设计和可靠性预测提供了理论指导和仿真工具。（1）建立了基于HfO2/SiO2双层栅堆叠的场效应晶体管模型和仿真方法。构造了薄膜叠层结构，并利用第一原理计算了能带结构和缺陷形成能。构建了自洽求解自发极化和电压分布的静电特性和泄漏电流模型和模拟方法。（2）在器件可靠性退化机制方面，我们提出了一种定量表征铁电晶体管中注入电荷的新方法。通过结合QSCV和脉冲I-V方法实现电荷的定量分离和提取，我们证明电荷注入是铁电晶体管可靠性下降的原因。（3）在器件可靠性改进技术方面，探讨了栅堆叠结构设计和工艺控制的技术路线。通过沉积循环比例调制、界面层工程等改善器件可靠性的技术路线进行了实验研究。