基于TSV的三维集成方法中原子层沉积扩散阻挡层的制备与机理研究

Preparation and mechanism of diffusion barrier layer for TSV in 3D Integration will be studied in this project. The barrier layer will be prepared by ALD (Atomic Layer Deposition). Cu will be electroplated on thin films generated by deposition, and followed by mechanical and electrical characterization. Deposition mechanism of ALD will be unveiled, and impact of TSV surface structure on deposition will be investigated. Diffusion feature will be analyzed for both TiN and TaN barrier layers with a Cu/barrier/SiO2/Si structure. The diffusion mechanism of different barrier layers will be provided and applied in reliability analysis. The target of this project is to offer theoretical foundation to realize TiN and TaN diffusion barrier deposition and void free Cu filling in high aspect ratio TSV application for 3D integration.

本课题选择三维集成中硅通孔技术的扩散阻挡层的制备与机理进行研究，利用原子层沉积方法进行扩散阻挡层的制备，并在薄膜表面进行Cu电镀，对不同沉积薄膜的扩散阻挡特性进行分析。由此，获得ALD制备扩散阻挡层的沉积机理，并提出在硅通孔制备过程中孔壁结构对ALD沉积的影响。通过对TiN和TaN沉积薄膜在Cu/阻挡层/SiO2/Si结构中的扩散阻挡特性的研究分析，提出TiN和TaN的扩散阻挡机理并应用于可靠性研究，为在三维集成中高深宽比的硅通孔内实现TiN和TaN扩散阻挡层的沉积和无空洞的铜填充提供理论依据。

硅通孔（Through Silicon Via, TSV）技术是三维集成中的核心技术，在高深宽比的TSV内实现扩散阻挡层沉积及电镀填充是现阶段的研究热点之一。本项目开展了基于TSV的三维集成方法中原子层沉积扩散阻挡层（TiN/TaN）的制备与机理研究。. 通过以TiCl4和NH3作为前驱体，以N2作为载气，使用Thermal ALD工艺在400℃下获得了满足TSV应用的TiN薄膜，沉积速率为0.16 Å /cycle。所得到的薄膜中Ti、N原子含量比为0.94:1，TiN薄膜呈以（111）为择优取向的多晶结构。所获得的厚度为87nm的TiN薄膜的电阻率约300μΩ•cm；其表面出现岛状结构，其表面粗糙度（Ra）约为0.64nm，表明ALD TiN薄膜是致密的；分析推断TiN的生长为层-岛状模式。通过ALD方法在孔径10μm、深宽比达10:1的TSV侧壁和底部沉积TiN，沉积均一性好，台阶覆盖率好。对TSV进行电镀试验，通过改变电镀参数实现了TSV的无孔填充。并通过不同温度、时间的退火评估了ALD TiN沉积薄膜在Cu/阻挡层/SiO2/Si结构中的扩散阻挡特性，根据俄歇电子能谱（AES）深度分析，说明ALD TiN薄膜是一种有效的Cu扩散阻挡层材料，相对于PVD TiW的扩散阻挡特性更为突出。. 以TBTDET作为TaN的钽源前驱体，NH3作为等离子反应体，采用PEALD（等离子体原子层沉积）制备了TaN薄膜。得到的TaN薄膜厚度33nm，薄膜沉积速度0.66Å/cycle，电阻率小于1000μΩ•cm，其薄膜导电特性和扩散阻挡特性等还有待于进一步研究。. 本项目获得了原子层沉积TiN、TaN的制备方法及TiN的扩散阻挡性能，可应用于3D集成中TSV扩散阻挡层、Cu电镀种子层的制备，形成台阶覆盖性和均匀性更好、且厚度可控的TiN、TaN薄膜，特别在小孔径、高深孔比的TSV应用中将具有显著优势。结合TiN、TaN薄膜的导电特性，可以实现无种子层电镀填充，减少溅射或沉积种子层，减少实验步骤，降低生产成本，提高TSV三维集成技术的实现和推广。.