三维隧穿场效应晶体管解析模型及其应用基础研究

As the feature size of MOSFET devices scale into nanometer regime, they faces many difficult problems due to their inherent drift-diffusion physical mechanism. The most important issue is the contradiction between the static power consumption and switching speed. The tunnel field effect transistor (TFET), based on the principle of quantum tunneling, provides a promising solution to this problem. In order to accurately assess and predict the electrical characteristics of TFET devices and circuits, device modeling is becoming increasingly important. The existing analytical models of TFET devices is basically only considering a particular aspect of the TFET behaviors, or copying the modeling approaches used in MOSFETs without taking into account the unique mechanism of the TFET devices. Since there are many deficiencies in the models reported in the literature, the first goal of this project will perform an in depth investigation of the working principle of three dimensional (3D) TFET by numerical simulation and give the physical picture of 3D TFET at the threshold condition. Then, a complete set of analytical model will be developed using the separation of variables and series expansion method for solving the two dimensional Poisson equation, and related experimental results will be used to verify the analytical model. Finally, the optimization of 3D TFET integrated circuits will be further explored using the established analytical model. This project will provide the necessary scientific basis for the development of the new generation of nanoscale 3D integrated circuits with independent intellectual property.

随着微电子器件的特征尺寸进入纳米尺度，基于漂移-扩散物理机制的MOSFET面临着很多难以解决的问题，其中最为重要的是其静态功耗与工作速度之间的矛盾。基于量子隧穿原理的隧穿场效应晶体管（TFET）为这一问题提供了一个很好的解决方案。为了精确地评估和预测TFET器件与电路的电学特性，器件模型的研究变得越来越重要。现有的TFET解析模型基本上只考虑了TFET某个方面的特性，或者完全照搬了MOSFET建模的方法而没有考虑到TFET器件独特的工作机制。针对当前文献报道的TFET模型存在的诸多不足，本课题首先应用三维数值模拟方法对三维TFET的物理机制进行深入分析，在此基础上通过分离变量和级数展开等方法求解泊松方程，最终建立一套完整的三维TFET电学特性模型，同时对三维TFET的器件结构及工艺设计等关键技术进行深入研究，并进一步探索利用本课题建立的解析模型指导三维TFET集成电路的优化设计。

随着器件特征尺寸进入纳米尺度，基于漂移-扩散物理机制的MOSFET面临着物理和技术的双重极限，其中最为重要的是静态功耗与工作速度之间的矛盾。基于量子力学带到带隧穿原理的隧穿场效应晶体管（TFET）为这一主要矛盾提供了一个很好的解决方案。为了精确地评估和预测TFET器件与电路的特性，器件模型的研究变得越发重要。本项目首先通过三维数值仿真对平面和三维结构的TFET器件进行了系统地分析，深入研究了TFET器件的物理机制和工作原理，在此基础上，通过级数展开等方法求解静电势，获得电场的准确表达式，建立了较为完善的三维TFET电学特性模型，同时对具有高迁移率沟道（包括应变锗硅、纯锗、锗锡合金等）的TFET器件的器件结构、关键工艺模块开发等技术进行了大量的实验研究。. 重要结果简述如下：(a)三维TFET的数值仿真，我们证明：当沟道的截面形状由常规的梯形、矩形、倒梯形变化为三角形时，TFET器件的驱动电流被显著提升，与此同时亚阈值斜率被大幅度减小。(b)负电容环栅结构TFET的解析建模及其数值验证，我们建立了该器件三维解析模型，包括静电势和最短隧穿路径，以此来解释其工作机理，同时我们提出了一种将三维数值模拟与一维Landau-Khalatnikov方程相结合的仿真验证方法。(c)锗锡合金/锗沟道隧穿场效应晶体管的互补逻辑应用，我们提出了利用非局域的经验赝势方法并结合虚拟晶体近似来计算锗锡合金的能带，获得了电子和空穴的有效质量及禁带宽度等材料参数，深入研究了不同器件结构，包括横向和纵向PIN、PNPN型，点隧穿和线隧穿，及其反相器特性。(d)具有Fin 结构TFET 原型器件制备的工艺关键模块开发，我们实现了8英寸高质量硅基纯锗晶圆异质外延、大高宽比锗硅Fin结构，Fin高度和宽度分别大约为96nm和30nm。. 本课题提出并建立的解析模型、数值仿真、原型器件制备等方法为三维TFET集成电路的实用化提供了必要的理论依据和技术积累。