FinFET集成电路超阈值设计理论和关键技术研究

According to the latest development trends of integrated circuit technologies, this project explores energy-efficient FinFET circuit architectures suitable for a new generation of FinFET process to meet the strong demands of high speed and low power digital application systems. This project will establish the theory analysis models of the FinFET devices and circuits in super-threshold regions, and then researches low-voltage design methods and key technologies of the FinFET circuits. This project is expected to attain innovations in terms of the low-voltage theory model of FinFET devices and circuits, low-voltage resist deviation design theories and methods, and highly efficient FinFET circuit architecture. The proposed design theories and methods will be applied to the typical function blocks including combinational and sequential logic circuits, and memory circuits.. The FinFET transistor of the super-threshold circuits works in the Medium strong inversion region, which is different from the traditional circuits operating in strong inversion regions, and also is different from the sub-threshold circuits operating in the weak inversion regions. At present, the pioneering and systematic researches are still in the blank, which include the establishment of the theory analysis models for the FinFET device and circuits in super-threshold region, resist deviation design theories and methods, energy-efficient FinFET circuit architecture. Therefore, this project will add the design theories and methods of integrated circuits, and has important academic significances and application values.

本项目针对当前集成电路工艺发展的最新趋势以及应用系统对高速低功耗的强烈需求，通过建立FinFET集成电路在超阈值(Super-threshold)区域(略大于两倍阈值电压)的器件和电路理论分析模型，研究低电压FinFET集成电路的抗偏差设计理论和方法，探索高效能偏差容忍电路架构，提升电路在低电压下的性能、解决性能偏差增大等关键科学问题。拟将所提出的设计理论与方法应用到典型组合与时序逻辑以及存储器等功能电路。. 低电压超阈值区域FinFET器件工作在中强反型状态，有别于标准电源电压下的强反型状态，也不同于亚阈值/近阈值电路的弱/中等偏弱反型状态。已有研究多注重于标准电压和亚/近阈值区域的电路，缺少器件和电路的超阈值建模、抗偏差设计理论、偏差容忍电路架构等方面的开拓性和系统性研究。因此本项目的开展将完善集成电路设计理论和方法，是一项既具有理论学术价值，又有应用前景的工作。

随着集成电路工艺尺寸按比例缩小，特别是进入到90nm以下节点后，动态功耗密度按比例上升，漏电流指数增大(尽管FinFET技术的发明，漏功耗问题得到部分缓解)，以及封装技术等制约因素，使得一个芯片可以集成更多的晶体管，但由于功耗限制，增加的晶体管事实上不能同时高速工作。此外，生物芯片、无线传感网、人工智能的高速发展，迫切需要这类电池驱动的芯片在保证合理工作速度的同时具有极低的功耗。因此，功耗已经成为集成电路设计者面临的最严峻挑战之一。.本项目针对当前集成电路工艺发展的最新趋势以及应用系统对高速低功耗的强烈需求，通过建立FinFET集成电路在超阈值(Super-threshold)区域(略大于两倍阈值电压)的器件和电路理论分析模型，探索适用于新一代FinFET工艺的高效能抗偏差电路架构，研究低电压FinFET集成电路的抗偏差设计理论与关键技术。.项目组按研究计划对项目研究内容进行了研究。项目探索了FinFET器件的超阈值特性，建立了FinFET集成电路在超阈值(Super-threshold)区域的器件和电路理论分析模型。研究了低电压FinFET集成电路的抗偏差设计理论与关键技术。探索了适用于新一代FinFET工艺的高效能抗偏差电路架构，提出了互补对称逻辑电路架构、混合传输管逻辑电路架构、互补对称FinFET电流模电路架构，并研究了拓扑结构构建与最优配置方法，提升电路在低电压下的性能、减小性能偏差增大等问题。通过一定规模的组合逻辑电路、时序电路和存储单元设计，进行了超阈值设计技术在组合、时序、存储器等模块应用的验证工作。项目成果对完善集成电路设计理论和方法，具有一定的科学意义。