纳米工艺下面向参数成品率增强的电路设计方法研究

In high-end high-performance IC design and manufacture, process, supply voltage and temperature (PVT) variations seriously affect the IC parametric yield. This project aims to consider the PVT-variation factors by modeling and then provide an accurate prediction method for the threshold voltage of MOS transistors in nanometer technology. Based on this model, an on-chip body bias technique for the enhancement of parametric yield is proposed. This technique adopts an innovative "automatic feedback" circuit design methodology to compensate for PVT-variations in analog/mixed-signal IC, especially in low-voltage low-power sub-threshold IC, and ultimately forms a set of design theory and methodology for reducing PVT-variations in advanced nanometer technology. To verify the effectiveness of the methodology, this project applies it to a class-C inverter which is used in low-power analog signal amplification, solving the problem that the traditional class-C inverter is sensitive to PVT-variations because of its subthreshold status; to verify the practicality of the methodology in large-scale high-end IC, this project also plans to apply it to ultra-low-power high-performance audio ADC. Based on 65-nm or 40-nm CMOS technology, the FOM specification of the proposed ADC is expected to be 0.6pJ/step, reaching international advanced level.

高端高性能IC设计制造中，工艺离散、电源波动和温度变化(PVT)都会严重影响IC性能参数成品率。本项目综合考虑PVT变化因素，通过建模形成一套在纳米工艺下对MOS管阈值电压准确预测的方法。基于此模型，提出一种面向参数成品率增强的片上体偏置技术，该技术用一种自主创新的自动反馈型电路设计方法补偿模拟/数模混合，尤其是低压低功耗亚阈值IC在制造过程中PVT涨落带来的不利影响，并最终形成了一套在纳米先进工艺下抗PVT涨落影响的设计理论和方法。为了验证该方法的有效性，本项目将其应用到可在极低功耗模拟信号放大电路中使用的C类反相器中，解决了由于该C类反相器的亚阈值工作状态而对PVT相当敏感的问题；为了验证该方法在较大规模高端IC中的实用性，本项目还计划将其应用到极低功耗高性能音频ADC的设计实现中。基于65nm或40nm CMOS工艺，预期ADC综合指标FOM达到0.6pJ/step的国际先进水平。

随着工艺节点和电源电压的不断降低，PVT(工艺、电压、温度)波动对集成电路芯片性能的影响越来越显著，提高纳米工艺下集成电路的参数成品率有着非常重要的研究价值。本课题项目提出一种面向成品率增强的片上体偏置技术，通过“感应-反馈”机制补偿工艺偏差和电源电压变化对模拟/数模混合IC，尤其是亚阈值IC的不利影响。亚阈值电路由于更适合于低压低功耗的应用环境而越来越受到关注。然而，相比于饱和区MOS管，亚阈值MOS管的漏源电流IDS和跨导gm等参数对PVT变化更为敏感，从而大大制约了亚阈值电路的应用前景。本课题采用亚阈值C类反相器做为研究载体，设计了一款高增益、高输出摆幅C类反相器，并采用片上体偏置技术，克服了C类反相器性能指标受工艺偏差和电源电压变化的影响这一重要缺陷。为证明该新一代C类反相器的实用性，将其代替传统运算放大器，应用到音频ΣΔADC中。采用新一代C类反相器构成的sigma-delta模拟调制器在0.8V电源电压下和音频带宽内能够达到98dB 的动态范围、93dB 的信噪比和90dB 的信噪失真比，功耗为230μW；ΣΔ ADC芯片在1.2V电源电压下和音频带宽内能够达到97dB 的动态范围、95dB 的信噪比和92dB 的信噪失真比，功耗为1.13mW综合指标FOM达到0.87 pJ/量化电平，进入国际先进水平行列；随着对数据传输速率的要求越来越高，60GHz及以上频段的无线应用具有非常重要的研究价值。本课题将片上体偏置技术应用于先进工艺下射频电路设计中，课题组开发的应用于V-Band的60 GHz 压控振荡器在1.2V 电源电压下取得 -86 dBc/Hz@1MHz的相位噪声，功耗为21.6 mW，达到了国际先进水平。降低功耗和提高成品率是集成电路发展过程中永远不会改变的主题，本课题提出的纳米工艺下面向参数成品率增强的集成电路设计方法具有先进性、实用性，应用前景极为广阔。