高精度模拟信号处理前端关键技术研究

This project is based on the analysis of the working principle and noise sources of imaging system, as well as the study of topology and performance improvements methods for double correlated sampling circuit, variable gain amplifier, and high-speed high-precision ADC. The high integrated and high SNR AFE is proposed. The key work of our study are focus on the low noise, magnitude adjustment and quantization of image signal. Through the design of integrated CDS and VGA, the exploration of novel high efficient ADC and the study on the reconfigurable method for the AFE, the SNR of the system is improved, in the same time, the power is reduced. The design is verified by manufacturing. Through this project, the design and optimization method for the AFE system and the key modules is obtained. The project will apply for 2 patents, and publish more than 5 papers, of which the SCI journal papers will be 2~3.

本项目基于对图像传感器成像模拟前端系统的工作原理和信号噪声源的系统性分析，以及对相关双采样、可变增益放大器、高速高精度模数转换器等核心单元模块的拓扑结构和性能提升方法的研究，提出高集成度和高信噪比AFE的整体实现方案。对其中降噪、调幅、量化等关键功能模块进行重点研究。通过对相关双采样与可变增益放大器一体化设计、新型复合结构高效低能耗模数转换器的探索和可复用方案的研究与优化提升系统的信噪比，降低系统的功耗。通过流片验证，获取并提炼出图像传感器成像模拟前端系统以及关键技术的设计与优化方案。项目预期申请专利2项，发表论文5篇以上，其中SCI论文2~3篇。

本研究面向高分辨率民用与星载CCD相机、高清数码相机、数码摄像机和高速目标识别系统需求，针对相机整机架构体积大、重量大、功耗大等问题，开展集成化、高精度CCD信号模拟处理前端架构研究与芯片设计，有效提高我国星载相机的集成度、成像质量及芯片国产化。本项目完成了CCD图像模拟前端处理芯片的关键技术研究，并实现了一种高集成度14位40MSPS CCD图像模拟前端处理芯片，其集成了可编程时钟驱动器、一体化相关双采样器与可变增益放大器和14位40MSPS的模数转换器。芯片采用SMIC 0.35μm 3.3V CMOS工艺实现，在主时钟频率为40MHz，集成可变增益放大器实现了0~18dB的增益近似控制，增益步长为0.035dB，相关双采样电路在增益为最大值，18dB时，SNR为100.25dB, SNDR为85.69dB；ADC的SNR为100dB，SNDR为85.5dB，精确时钟内核电路输出时钟占空比范围2%~98%，延时相位精度优于5ps。基于0.35μm CMOS工艺的流片测试结果表明：芯片输出可编程的H1~H4四相水平驱动时序和RG复位时序，且上升下降沿抖动特性JRMS低于65.554ps，采用两幅不同的自然图像测试芯片的动态性能，还原图像的峰值信噪比不低于45dB。基于科研成果发表SCI论文15篇，其中IEEE论文5篇，申请国家发明专利4项。