支持高速缓存一致的片上网络关键技术研究

多核处理器是计算机系统结构发展的必然趋势,片上网络技术是多核处理器研发的关键。本项目拟针对大规模片上多核处理器发展的异构性和系统高带宽、低延迟、低功耗等趋势和需求，通过将优化的高速缓存（Cache）一致性协议与片上网络结构有机结合,提出一种新颖的"即插即用"片上网络结构－CCNoC。CCNoC利用多核处理器结点和通信网络片内高度集成而利于优化Cache一致性协议等特点，将Cache一致性协议集成到片上网络中，减少了系统的设计和验证周期。CCNoC同时通过区域自治的思想和网络可重构技术，降低系统整体功耗，提高系统容错性能。本项目拟采用软硬件协同的设计思想，具体研究异构多核处理器的无缝集成技术、高效的缓存一致性协议、片上网络的可重构技术、片上网络的服务质量控制和系统低功耗设计等关键技术。本项目研究对于提高大规模低功耗的异构多核处理器整体性能和缩短系统设计和验证周期具有理论和实践意义。

本项目针对大规模片上多核处理器发展的异构性和高带宽、低延迟、低功耗等趋势和需求，通过片上网络对一致性协议和存储系统进行优化，提出了一种新颖的“即插即用”的支持高速缓存一致的片上网络结构－CCNoC。主要研究成果有：.1. 在支持高速缓存一致的片上网络结构方面，提出了一种缓存一致性与处理器分离的片上网络新型架构，支持异构多核处理器无缝集成；提出轻量级Cache和缓存主动复制和迁移机制，对该架构下缓存一致性进行优化。.2. 在基于片上网络的一致性协议优化和存储优化方面，重点研究了缓存系统的性能优化；实现了自适应缓存替换策略；提出了层次目录结构和快速目录结构，实现了基于数据访问特性的优化策略；提出了距离敏感的缓存复制机制。.3. 在可重构片上网络结构方面，重点研究了应用程序的可重构加速部件结构及互联；实现了RNA二级结构预测算法加速器；提出了大规模矩阵分解算法QR和LU的加速结构；提出了片上网络的随机路由算法，分块NoC结构，可重构路由等。.4. 基于片上网络的多核处理器服务质量研究：利用片上网络消息的相关性，提出了基于地址标签的片上网络仲裁机制，在保证网络公平的前提下，根据消息的重要性进行优先级调度，提高了系统性能。.5. 在低功耗技术方面：提出了考虑物理信息的面向温度优化和漏功耗优化的行为级综合算法，提出了面向功耗的门控时钟优化技术，提出了面向时延和低功耗的工艺映射算法、布线和布局算法。提出了高性能低功耗时钟树综合算法、时延约束下的功耗优化算法、考虑可制造性的布图技术，以及面向线长和热的层次式三维布图技术。.6．研制面向片上互连及存储关键技术验证的软硬件协同全系统仿真平台，支持64+核处理器周期精确的仿真。.7．已发表论文101篇，其中SCI收录17篇，EI收录63篇，国家发明专利14项。培养硕士53名，博士37名。举办国际会议3次。.. CCNoC通过Cache一致性协议与片上网络的协同设计，提高了系统的性能，减少了多核芯片面积、降低了功耗。本项目研究具有重要的理论和实践意义。