多核处理器结构级功耗评估与优化关键技术研究

功耗是导致片上多核处理器出现的重要诱因，也是片上多核处理器设计的重要制约因素。如何在结构级降低多核处理器的功耗并提高处理器能量效率，具有很大的研究意义与探索空间。本项目从提高多核处理器功耗模拟的准确性与灵活性的角度出发，研究多核处理器结构级功耗评估与优化的关键技术。通过对多核处理器电路的精确实现与分析，以及基于物理反馈的功耗建模机制，提出创新高效的结构级多核功耗评估方法和模拟平台，将基础性原理－算法－结构研究，和技术实现有效结合起来。并在此基础上，以片上网络的功耗有效性为研究对象，开展多核处理器的片上互连功耗优化，寻求提高多核处理器可扩展性与功耗有效性的多核互连结构，并希望将上述研究成果应用到未来的国产多核处理器如龙芯3号处理器的设计中。