面向可重构多核处理器系统的分层次自适应优化机制研究

The design of optimizational processors is the core and basic of computer systems. At the present, heterogeneous multicore and reconfigurable computing technologies are the promising plan for future processor design paradigms. However, it poses significant challenges to design compatible software with traditional unicore processors. Furthermore, it remains unresolved problem that how to improve the area utilization efficiency due to diverse computing resources.. To tackle these problems, this research introduces dynamic parallel profiling techniques into reconfigurable multicore processor system design, thereby to recognize the hot spot and bottleneck during application execution via detecting the key execution datapaths. Based on the results, this research focuses on two aspects: 1) First is the local optimization. Considering the reconfigurable resource utilization and key task execution, we explore the instruction embezzlement between cores, abstract the characteristic functions into "macro instruction", and research the mixed instruction-set extension technique under multicore environment. 2) Second is the global optimization. With respect to the task-level parallelism on hardware accelerators, we intend to explore the adaptive parallel assignment and dynamic migration for all hardware cores and software tasks on the reconfigurable multicore processor.. Finally, this research provides a novel concept and hierarchical solution to improve the performance of reconfigurable multicore processors, while also has important theoretical significance and experimental value to enhance the resource utilization.

处理器系统的优化设计是计算机系统设计中最基础和核心的问题。现阶段，异构、多核、可重构定制已成为处理器设计尤其是嵌入式处理器设计最具前景的方案之一。但是，这也对串行软件在其中的兼容执行性能提出了挑战，同时系统处理资源的充分利用也成为需要考虑的问题。针对这一情况，本项目将多路动态并行剖析方法应用于可重构多核处理器系统中，通过识别关键数据通路获取多核任务的执行热点。在此基础上，1）从局部优化角度，针对系统可重构资源的利用和热点任务的执行，基于核间指令挪用和特征宏指令构造的思想，重点研究多核环境下的指令集自适应混成扩展技术；2）从全局优化角度，针对所有处理核和软件任务，重点研究基于并行指派和动态迁移的两阶段任务自适应并行化机制，提高系统并行度。本课题的顺利开展为解决可重构多核处理器中串行软件的执行性能问题提供了层次化的新方法，同时也对系统资源利用率的提升具有重要理论意义和实际应用价值。

在针对多核系统的研究过程中，学术界逐渐认识到多核处理器设计真正的难点不在于处理器本身架构的设计，而在于如何提供一个将多核平台真正应用起来的编程和运行环境。本项目面向嵌入式应用领域，针对可重构多核处理器系统的软硬件自适应优化问题，以优化串行软件运行性能和提高硬件资源利用率为目标，研究一个能够根据不同应用需求自动调整系统软硬件配置的自适应优化机制，实现整系统多层次的软硬件性能优化和资源有效利用。在本项目的研究工作中，我们综合使用了软件模拟和硬件仿真两种方式，完成了基于FPGA开发板的硬件原型系统设计，研究了一种新的方阵化多核体系结构和在该架构下的实现多核任务负载均衡的基于象限分治的任务动态迁移策略，同时在指令集的自适应扩展研究中为有效使用系统资源，实现了一种可重构资源模型的建模及其资源指派方法。本项目所取得的成果能够在维持原串行软件开发方法的前提下，让应用程序更好地利用多核平台的高效资源，缩短程序并行化设计的开发周期，有助于增强嵌入式处理器应用系统的自适应性，满足不同嵌入式应用在高性能、高灵活性、高利用率、低能耗等多方面的效能需求。