模拟电路/数模混合电路系统层次化建模与优化方法研究

As integrated circuit technology continues to scale to the nanometer scale era, the design of Analog Mixed Signal (AMS) system is becoming more and more complex while the analog part is often the bottleneck. Therefore, it is absolutely urgent to develop the automatic analog synthesis tools. This project tries to establish a novel hierarchical modeling and synthesis scheme for analog circuits which includes the bottom-up block performance modeling and top-down hierarchical optimization processes. There key methods are proposed here in order to set up the whole synthesis system. (1) The real tape out data for interesting analog blocks should be extracted from the published paper in ISSCC or such kinds of conferences/journals to construct the feasible region in the block performance space. Then the unacceptable computational cost required to obtain the Pareto points in high dimensional performance space could be saved. (2) Sparse regression combined with robust regression methods is used to set up the trade-off performance model based on the extracted performance points in the feasible region in order to avoid over-fitting. (3) Simulated annealing method is applied in the top down hierarchal optimization procedure for topology selection and performance specification mapping.

随着集成电路工艺特征尺寸的持续降低和系统集成度的不断提升，当前数模混合芯片设计，尤其是模拟电路设计，所面临的难度和挑战日益严峻。模拟电路自动综合优化方法对提高数模混合信号的设计效率具有重要意义。因此，本项目拟从模拟电路/数模混合系统自底向上的建模和自顶向下的层次化优化两方面展开研究，主要包括：（1）基于实际流片数据构造模拟电路性能空间的可行域，避免高维性能空间建模需大量调用晶体管级仿真器造成的极高的计算成本；（2）采用稀疏回归技术和鲁棒性回归技术构建模拟电路高维空间的性能参数模型，以避免过拟合问题；（3）基于各模块的性能参数模型，采用模拟退火算法自顶向下优化各层模块的拓扑结构和性能参数，完成整个电路系统的优化设计。本项目试图基于已有的流片数据建立一套全新的完整的模拟电路/数模混合系统层次化设计方法，具有重要的学术意义和实用价值。

本项目根据研究计划，主要围绕模拟电路性能建模及设计优化展开研究，建立了较为完整的模拟电路优化设计框架。主要包括：（1）提出了基于国内外已有流片数据，自动选择基函数的稀疏回归技术，完成了对较大规模电路模块性能可行域边界的建模；（2）提出了设计公式和正交多项式的混合性能建模方法，在不增加计算成本的前提下，显著降低了建模误差；（3）提出了基于无环约束稀疏多项式模型的半定规划优化方法，能够在有限的计算成本内得到模拟电路全局优化设计。.. 此外，由于工艺偏差对电路性能及设计的影响日益严重，本项目还拓展研究了工艺偏差的空间建模方法以及考虑工艺偏差影响下的集成电路成品率/失效率分析方法，为下一步将工艺偏差的影响引入模拟电路建模与优化奠定了基础。主要工作包括：（1）在工艺偏差建模方法，提出了基于隐马尔科夫树模型的压缩感知建模方法，基于特定工艺线已有硅片历史测试数据的基函数字典学习方法，以及同时考虑了晶圆间相关性和晶圆内相关性的双相关字典学习方法等，以期在保证建模精度的前提下有效降低测试成本；（2）在集成电路失效率分析方面，提出了用于估计全系统失效率上限的渐进概率近似方法和基于局部变量和全局变量的非线性解析建模方法，系统分析了不同单元失效事件之间的相关性，并有效降低了计算成本。