低功耗、高速、折叠内插CMOS模数转换器结构研究与电路实现

为满足可携带电池供电通讯设备的需要，低功耗、低电源的模数转换器越来越多地引起人们的注意。同时，高速中等分辨率的模数转换器在高速数据通信、液晶显示驱动、数字示波器、硬盘驱动电路等方面有着广泛的应用。模数转换器是高性能混合信号系统中的最重要的核心技术，而CMOS高速模数转换器设计更是其中的一个技术瓶颈，始终是国际上研究的热点和重点。研究和发展新的高速、低电压、低功耗、高噪声容限的CMOS模数转换器的算法（结构）和电路实现方法，研究用深亚微米数字CMOS工艺实现可嵌入SOC的模数转换器核，具有很好的理论研究价值和重要的应用背景。而折叠内插结构的模数转换器具有高速、芯片面积小、可用数字CMOS工艺实现等优点，但目前国际上，在电路功耗优化方面的研究进展非常有限。本研究致力于以低功耗为优化目标，提出一种全新的3级折叠内插结构：相加折叠+ 电流内插+ 电压内插，从根本上降低总体电路的功耗。