高功率微波电磁环境中 CMOS数字电路闩锁效应特征与机制研究

It has been demonstrated that moden socity digital infrastructure facilities are under electromagnetic terrorist due to intentional electromagnetic interference,such as high power microwave(HPM), nuclear electromagnetic pulse(NEMP),and lightning electromagnetic pulse(LEMP), et al. Latch-up effects and ESD are the traditional failure causes in CMOS circuits. The parasitic thyristor in CMOS circuits can be triggered in various ways as known as port ESD pulse, cosmic ray, ionizing radiation and even high supply voltage et al. Although this effect is no longer a serious problem in modern CMOS circuits. However,it is found that latch-up can be triggered by microwave pulse in effects test and the exact mechanism is still unclear. This research is focus on understanding and modeling the latch-up effects on CMOS digital ciruits under HPM environment. According to the reasonable hypothesis of interaction stage by stage and nonlinear response between the microwave pulse and CMOS circuits, an effect circuit model under HPM interference is proposed. Through the experimental study and SPICE simulatin of.CMOS inverters, the physical explanation for inherent destruction under HPM interference will be obtained. Morever, a valid circuit toplogy of CMOS latch-up effect will also be presented. Finally,the development of a modeling capability for HPM induced upset in CMOS circuits would have an immediate effect on the ability to predict upset of digital circuits.

闩锁是CMOS数字电路一种器件功能失效效应，宇宙空间射线、过高工作电压等均可触发闩锁。但是，高功率微波（HPM）电磁环境下CMOS数字电路产生闩锁效应特征及其触发机制研究还不充分。本项目将在器件等效电路层次开展HPM致CMOS数字电路闩锁效应机理与方法学研究。具体研究内容：1）构建有效、准确的CMOS数字电路单元器件HPM效应模型，特别是增加闩锁效应寄生参数电路建模；2）电路模拟分析和动态注入效应实验紧密结合，重点探讨不同HPM脉冲波形参数下闩锁效应特征分析与建模，优化高频、高功率电磁环境下模型参数，提高仿真精度；3）基于片上共面波导传输线器件电路端口高频抑制方法。本项目研究旨在揭示和掌握CMOS数字电路HPM致闩锁效应这种逻辑电平扰乱作用过程内在物理机制，提出可能的片上电路防护措施。研究成果可为发展复杂电磁环境下CMOS数字电路器件级效应预测与防护技术提供科学依据。

闩锁是CMOS数字电路一种器件功能失效效应，宇宙空间射线、过高工作电压等均可触发闩锁。但是，高功率微波（HPM）电磁环境下CMOS数字电路产生闩锁效应特征及其触发机制研究还不充分。本项目在器件等效电路层次开展HPM致CMOS数字电路闩锁效应机理与方法学研究。1）构建有效、准确的CMOS数字电路单元器件HPM效应模型，特别是增加闩锁效应寄生参数电路建模；2）电路模拟分析和动态注入效应实验紧密结合，重点探讨不同HPM脉冲波形参数下闩锁效应特征分析与建模，优化高频、高功率电磁环境下模型参数，提高仿真精度；3）基于片上共面波导传输线器件电路端口高频抑制方法，如超宽阻带滤波防护技术、HPM电磁环境下波导腔体滤波器微波击穿特性等。仿真与注入实验表明，翻转/扰乱阈值频率规律整体大致遵从频率平方规律，即频率越高，效应阈值越大。模拟计算表明X波段较L或P波段效应阈值高10-25dB以上，效应实验数据统计分析一致。微波频率高于C波段以后，扰乱阈值有明显较大上升；而低于C波段扰频率规律曲线则较为集中，可能是栅-地、栅-源、栅-漏电容的旁路效应；以及输入、输出分布参数等效低通滤波电路结构影响。不同逻辑系列同一功能器件扰乱/翻转阈值功率相差可达10dB以上；器件电平扰乱功率阈值大致在15-20dBm以上，逻辑电平翻转阈值较扰乱阈值大10dB以上。通常器件在注入微波脉冲消失后，输出扰乱逻辑电平迅速恢复正常。但若出现闩锁效应，则器件输出扰乱逻辑电平不能够恢复。若输入、输出逻辑电平处于长时间过渡状态，促使构成反相器输入pMOS、nMOS管对以及后级数字电路输入pMOS、nMOS管对同时不完全导通，造成器件工作电流大大增加，有可能使得器件因功耗过高而造成微波脉冲损伤效应。此外，项目提出在谐振腔中加载横向均匀的容性膜片，有效抑制高次模式TE30的激发；同时，采用宽边不等的谐振器结构来实现带外传输极点交错分布，有效抑制高次模式的传输，40dB阻带抑制可以到波导端口截止频率的4.3倍频，而尺寸只有直接耦合波导滤波器的42%，实现了小型化、宽阻带优点。项目研究揭示了CMOS数字电路HPM致闩锁效应这种逻辑电平扰乱作用内在物理机制，提出了宽阻带滤波电路防护措施，为复杂电磁环境下数字电路器件效应预测与防护技术提供了科学依据。