面向众核处理器的高并行度视频编码关键技术研究

Many-core processor provides powerful computing ability for video coding, but also brings a great challenge to the research on parallel video coding. Existing parallel video coding methods have low degree of parallelism, which can't make full use of the computing power of many-core processor. In the project,we will carry out the research on key techniques for highly parallel video coding on many-core processor, including three key modules, and a prototype system. The control of deblocking filter module is very intensive, and so we will be the first to introduce the task-level parallelization. According to the problem of two tasks, we intend to use Markov transition probability method, independent pixel connected region method, respectively. Because the entropy coding module has strong data dependency, we intend to limit the size of the entropy coding slice and change the initial context model and the organization of entropy coding slice, meanwhile we will use pipelined parallel method for different sets of syntax elements. According to the problem of parallel motion estimation for HEVC,we will develop a novel global parallel method based on PU-level for motion estimation, which includes a novel coding sequence for border prediction unit to improve the degree of parallelism and a reuse mechanism of temporay information for predicit motion vectors to ensure the coding efficiency.Finally, we will build a parallel HEVC video coding prototype system based on many-core processors to do the integrated experimental validation and demonstration for our research results, so that to promote the development of highly parallel video coding techniques on many-core processor.

众核处理器为视频编码提供了强大的计算能力，也给并行视频编码研究带来了极大的挑战。鉴于目前的并行视频编码方法并行度低，无法充分利用众核处理器的并行计算能力，本项目拟开展高并行度视频编码的关键技术研究。针对环路滤波模块控制密集的问题，首次引入任务级并行，并针对两个任务存在的问题，拟分别采用马尔科夫转移概率加速方法和独立像素连通区域并行方法予以解决；针对熵编码模块数据相关性强的问题，在熵编码片分割上拟限制熵编码片的大小，更改熵编码片的组织方式和初试上下文模型，在语法元素分割上对语法元素集合采用流水线并行；针对HEVC并行运动估计存在的问题，拟提出一种PU级的全局并行方法，用新颖的边界预测块处理顺序提高并行度，复用已知信息预测运动矢量以保证编码效率；最后，构建基于众核处理器的并行HEVC视频编码原型系统，对研究成果进行集成化的验证和展示，以推动面向众核处理器的高并行度视频编码技术的发展。

随着视频编码标准的发展，其编码算法的复杂度持续提升，传统的单核处理器已经很难满足当前先进的视频编码技术对计算能力的要求。同时，随着集成电路制造技术进入纳米级，众核(Many-core)处理器及多线程技术成为处理器体系结构设计的热点技术。在这种情况下，面向众核处理器的并行视频编码，作为保证视频编码对计算能力需求的重要技术手段，已经成为视频编码领域的一个热点研究方向，具有重要的学术价值和巨大的应用前景。.本项目开展面向众核处理器的并行视频编码关键技术研究，重点研究适用于众核处理器的并行H.264/AVC环路滤波、HEVC帧内预测和HEVC运动估计方法，以有效解决现有方法并行处理效率低和影响率失真性能的问题，充分挖掘众核处理器的计算能力，在保证率失真性能的情况下提高并行处理效率。已取得的研究成果如下：.本项目提出了一种任务级并行方法：首先将整个环路滤波过程分成两个子任务，分别为“边界强度计算”和“真假边界区分以及滤波”，然后深入分析各个子任务存在的问题，并分别提出了针对性的解决方案。实验结果表明：与主流的宏块级并行方法相比，在保证率失真性能不变的情况下，本项目方法分别取得了超过14倍、17倍和10倍的加速比。.本项目提出了一种基于前向无环图的HEVC帧内预测方法，充分挖掘了CTU级的并行度。实验结果表明：相对于主流的PIC (Parallel intra coding)并行方法，针对分辨率为1920x1080和2560x1600的视频序列，在保证率失真性能的情况下，本项目方法分别取得了超过6倍和10倍的加速比。.本项目提出了一种基于前向无环图的并行运动估计方法：首先分析多个数据粒度上的相关性；然后用前向无环图来描述邻近CTU之间的相关性，并且提出了一种基于前向无环图的并行处理顺序；实验结果表明：相对于主流的局部并行方法，针对分辨率为1920x1080和2560x1600的视频序列，在保证率失真性能不变的情况下，本项目方法分别取得了超过12倍和17倍的加速比。.本项目取得预期成果，发表高水平论文18篇，其中IEEE Transactions 2篇，SCI论文8篇，申请专利4项。研发了基于众核处理器的高性能并行视频编码系统，目前已经大规模应用于国家互联网应急中心，取得了良好的社会效益和经济效益。