异构众核处理器的功耗分析及管理优化

随着单片微处理器芯片的规模及集成处理器核数目的不断攀升，处理器体系结构正在朝着"众核"迈进。然而，趋势研究表明未来处理器的功耗需求的增长速率要远高于供电系统的功率供给增长速率。因此，如何有效的分配、管理有限的功耗以尽可能发挥处理器性能将是体系结构设计上的重要挑战。本项目针对这一挑战，从以下两点寻求突破：（1）研究众核处理器的功耗特征谱线。谱线的分布体现了不同处理器结构的各个功耗状态的分布，而分布的范围大小反映了功耗调整的潜力；解决如何构造具有较强功耗可伸缩性的多核处理器的问题。（2）研究运行时的功耗管理策略。通过任务与处理器核的多样性构造不同的功耗状态，通过任务调度完成功耗状态的迁移；解决了传统基于动态电压、频率调整的功耗管理方法部署开销大的缺陷。本项目充分结合了申请人在低功耗设计及利用任务调度优化多核体系结构的研究基础，将为众核处理器功耗管理提出解决方案。

随着单片微处理器芯片的规模及集成处理器核数目的不断攀升，处理器体系结构正在朝着“众核”迈进。然而，趋势研究表明未来处理器的功耗需求的增长速率要远高于供电系统的功率供给增长速率。因此，如何有效的分配、管理有限的功耗以尽可能发挥处理器性能将是体系结构设计上的重要挑战。本项目在以下方面取得了突破：1）异构多核的功耗性能预测模型；2）超宽动态范围的供电系统设计；3）众核片上网络细粒度功耗管理。从理论模型、硬件支撑技术两方面来为众核处理器功耗管理进行了有意义的探索。