构建核壳结构降低(In0.5Nb0.5)xTi1-xO2陶瓷介电损耗的研究

Those dielectric ceramics, represented by (Nb+In) co-doped rutile TiO2 (INT), receive much attention because of the colossal permittivity, low dielectric loss and good stability through co-doping donor and acceptor ions into the parent metal oxide. However, the mechanism explanations of high dielectric properties for INT ceramics are still controversial so far, and not all INT ceramics show the characteristic of low dielectric loss. Because the resistance of grain boundary could be improved and the dielectric loss could be reduced after annealing INT ceramics in air or oxygen atmosphere, which is an important evidence for the theory that the high dielectric properties of INT ceramics originates from the internal barrier layer capacitance effect by some research group, INT ceramic powder with different conductive properties will be coated with insulating oxides, sintered in air, and then annealed in air or oxygen atmosphere, making the oxidation of insulating oxides complete, improving the insulation, thus constructing the core-shell structure INT ceramic with insulating grain boundary, for high permittivity and low dielectric loss. The implementation of this project will contribute to clear the origin of INT ceramics, and obtain a low-cost preparing process for TiO2-based high permittivity ceramics.

以铟+铌双掺杂二氧化钛（INT）为代表，通过对氧化物同时进行施/受主掺杂获得的介电陶瓷，因介电常数高、介电损耗低、稳定性好而倍受关注。但是目前INT陶瓷高介电性质的起源存在较大争议，而且并非所有INT陶瓷都具有介电损耗低的特点。因为实验上通过对空气中烧结的INT陶瓷在空气或氧气中进行退火处理，能够提高陶瓷晶界电阻、明显降低陶瓷介电损耗，这也是很多研究组认为INT陶瓷的高介电性质起源于内部阻挡层电容效应的重要论据之一，所以本项目拟利用具有良好绝缘性质的氧化物包覆具有不同导电性质的INT陶瓷微粉，在空气中烧结后再通过在空气或氧气中进行退火处理，使包覆晶粒的氧化物完全氧化，提高其绝缘性，从而构建出具有良好绝缘性晶界的核壳结构INT陶瓷，以期在保持陶瓷具有较大的介电常数的同时，更为有效地降低其介电损耗。本项目的实施将有助于明确INT陶瓷高介电性质的起源，并获得低成本制备高介电性能INT陶瓷的工艺。

高介电常数材料是实现电子元件高性能化和微型化的关键材料，(In0.5Nb0.5)xTi1-xO2（INTO）陶瓷因具有近乎完美的高介电性质备受关注，其室温介电常数高达数万，低频介电损耗低于0.05。但并非所有研究组制备的INTO陶瓷的介电性质都如此完美，多情况下其低频介电损耗较高（>0.1），限制了实际应用。INTO陶瓷的高介电性质的起源还存在争议，实验结果更多支持了内部阻挡层电容效应的机制解释。根据内部阻挡层电容效应，增大陶瓷晶界电阻或者构建高阻态相界是降低INTO基陶瓷低频介电损耗的有效途径，所以本项目设计在INTO陶瓷中构建高阻态相界来降低其低频介电损耗。另外一种高介电陶瓷——CaCu3Ti4O12（CCTO）的高介电性质同样起源于内部阻挡层电容效应，我们也对其进行类似的尝试。本项目通过在INTO和CCTO陶瓷中构建氧化物相界，并通过退火等处理提高相界的氧化程度和绝缘性，大幅度降低它们的低频介电损耗，得到了介电性能较为优异的INTO基和CCTO基陶瓷，如ZrO2/INTO复相陶瓷的室温介电常数达到21000，介电损耗在120 Hz-50 kHz低于0.05，最低介电损耗约为0.02；0.01SiO2/INTO和0.02SiO2/INTO复相陶瓷的室温介电常数在20 Hz–2 MHz的测试频率范围之内保持4000左右不变，通过组分调控，可以实现介电损耗在20 Hz–100 kHz低于0.05，0.02SiO2/INTO复相陶瓷200 Hz的介电损耗在25-175°C低于0.05，2 kHz的介电损耗在30-180°C低于0.05；TiO2/CCTO复相陶瓷的介电损耗在20 Hz-45 kHz低于0.05；Al2O3/CCTO复相陶瓷的介电损耗在20 Hz–20 kHz低于0.05，最低介电损耗低于0.02等。本项目所取得研究结果在学术方面证明了INTO和CCTO陶瓷的高介电性质起源于内部阻挡层电容效应，在实用方面为研制出廉价的具有优异高介电性能的陶瓷材料、为电子技术的发展做出贡献。