基于电子束光刻的纳机电系统结构工艺方法研究

纳米制造科学是支撑纳米科技走向应用的基础，本项目研究工作瞄准学科发展前沿，面向国家发展的重大战略对各种纳米尺度结构加工的需求，以电子束光刻和微电子工艺为基础手段，针对纳米精度和纳米尺度结构制造工艺中的基础科学问题，探索纳尺度光刻胶结构的制造方法和图形转移方法，研究各种工艺条件对纳尺度结构形成的影响，如电子束工艺参数与密排光刻胶线条结构和非直线光刻胶结构制备的关系、光刻结构和蒸发工艺条件对剥离形成金属图形的影响、工艺参数组合对高选择性低钻蚀硅或氧化硅刻蚀效果的影响。建立在理论基础指导下，由系列批量化、低成本、可重复制造特征的关键工艺和工艺流程构建纳米制造工艺平台，形成纳机电系统研究的基础支撑环境，提升我国纳米制造的源头创新能力和国际影响力，培养一批从事该领域前沿研究的优秀人才。

项目按照计划指标完成基于电子束光刻的纳机电系统结构工艺研究，开发出线宽/间隔=30/30nm的密排光刻胶掩膜，线宽/间隔=50/60nm的密排金属线条，以及线宽/间隔=50/50nm的密排Si光栅结构。.具体研究成果包括：项目制定了3套电子束光刻标准工艺，包括正性光刻胶细线条工艺，金属细线条剥离工艺和负胶双层胶工艺。在此基础上，我们对金属PVD工艺进行优化，获得最小线宽30nm的Ti/Au剥离细线条。同时，我们对DRIE工艺进行优化，直接利用光刻胶掩膜+F基DRIE设备加工出线宽30nm高宽比12:1的Si Fin结构，刻蚀选择比≥8:1。.我们将开发出的工艺在自然科学基金重点项目“电毛细力驱动的纳米结构压印成形及其流变和界面行为研究”和重大专项“极大规模集成电路前瞻技术研究”两个项目中应用，分别为两个项目加工了特征尺寸15~20nm周期100nm阵列面积60x60um纳米压印模板和沟道宽度30nm长度500nm高度300nm的FinFET器件。在4英寸Si基片上的加工精度误差≤15%。.项目执行期间申请专利两项：一种采用紫外线固胶的电子束曝光方法（201310097604.8），主要解决了LOL胶和负性光刻胶的工艺兼容性问题；电子束斑的测量方法和设备（201410449770.4），主要是利用悬置背向曝光的方法获得高分辨率束斑图形，用来测量束斑尺寸。项目执行期间发表论文两篇：P. Liu, F. YangD.C. Zhang, etc. Hard mask free DRIE of C-Si nanobarrel with 6.7nm wall thickness and 50:1 aspect ratio, IEEE MEMS2015, Estoril, Jan.18-22, 2015和D.Q. Zhao,F. Yang, D.C. Zhang, etc. Process-induced stress and hydrogen effects on monolithic integrated CMOS-MEMS micro-bimaterial cantilever sensor array, eurosensors2012, Krakow, Sep. 9-12, 2012。