面向28-14nm的高空间分辨率工艺偏差在线检测关键技术研究

CMOS nano-scale process variation measuring methods are slow, costly, low spatial resolution and hard to monitor on-line. Aiming at these problems, a novel measure circuit and corresponding method which can simultaneously measure various process parameter variations are proposed in this project. To address the problem that high spatial resolution and monitoring requiring the test circuit of a single test point being small enough, and easy to output, the relationships among various process parameters, such as nano-scale transistor threshold voltage, leakage current, node voltage, temperature, saturation current and the time-delay, are studied, and the variation distribution detection circuit is designed according to the parameters variations rather than absolute values. We propose a strategy to detect the variation response of multiple process parameters interacting with each other. By utilizing the interactions among these parameters to solve the deriving process variation distributions from detection data problem, this study provides a new and effective measure method for nano-scale high spatial resolution monitoring, which will be very helpful to the development of new semiconductor technology process. The solid preliminary study foundation and interdisciplinary advantage of the research team are the guarantee to carry out and accomplish this project successfully.

针对现有的纳米尺度CMOS工艺偏差检测方法空间分辨率低、速度慢、成本高、难以在线检测等问题，本课题提出一种新的、可同时测量多种工艺参数偏差的检测电路及检测方法，通过研究纳米尺度晶体管阈值电压、漏电流、节点电压、温度、饱和电流和延时等工艺参数相互之间的影响关系，针对参数偏差而非参数绝对值设计新的偏差分布检测电路，以研究解决高空间分辨率和在线检测所必需的要求单个测试点测试电路面积足够小、设计简单、结果易输出的问题；提出通过多次施加不同种类和大小的激励，检测多种相互影响的工艺参数偏差响应的方法，并根据各种参数的相互影响关系，研究解决如何从检测数据中推导出工艺偏差分布的问题。本研究为纳米尺度高空间分辨率在线监测提供了一种全新、高效的检测方法，将对半导体新工艺的开发与成熟应用起到重要的推动作用。研究团队坚实的前期研究基础和多学科交叉的优势是本课题顺利开展和完成的保障。

针对现有的纳米尺度CMOS 工艺偏差检测方法空间分辨率低、速度慢、成本高、难以在线检测等问题，本课题提出一种新的、可同时测量多种工艺参数偏差的检测电路及检测方法。. 对于片上电容偏差的测量，传统的直接引出到片外的测量方法很难奏效，因为引脚数量的增加会使得芯片面积增大。开关矩阵的方法则受限于样本大小和测量结构。本项目中提出了一种新的电容测量阵列（Capacitance Measurement Array, CMA）。通过电容测量阵列，可以对片上电容偏差进行精确的评估。为了验证电容测量阵列的有效性，设计了一款电容测量阵列测试芯片，由阵列寻址电路、电容测量单元和待测电容组成，从而提供大量的测量样本用来进行统计分析。本研究论文发表在IEEE Transactions on Semiconductor Manufacturing。. 高精度对时序参数的物理测量是一个重大的挑战，因为光在0.1皮秒的时间内传输距离仅有30微米。因此，微米级长度的连接线也会对信号测量产生不可忽视的影响，这就很难通过外部设备直接进行时序信号测量。皮秒时间精度已经远小于单级反向器的传输延时，直接测量的采样频率要达到2THz以上，在实际电路中很难实现。在本项目中，我们提出一种片上皮秒（ps）精度的时序测量系统，通过该系统首次实现对触发器的建立时间和保持时间等时序参数的直接片上测量。本研究论文发表在IET Electronics Letters。. 门电容是一个MOSFET模型的关键参数，特别是当工艺发展到FinFET，寄生参数的影响比以往都更大，这就更要求对门电容的精确测量。我们提出了一种自微分的基于充放电的电容测量方法（SDCBCM）。这种自微分的电容测量方法在测量门电容时测量精度能达到0.01fF的数量级。本方法是目前测量MOSFET门电容最好的方法，首次实现了MOSFET实际工作频率下的门电容的测量。本研究论文发表在IEEE Electron Device Letters。