面向MLC STT-RAM缓存的功耗优化关键技术研究

It is very important to reduce the system power quickly for the battery powered intelligent terminal equipment. Memory is the key part of these devices, but its power consumption is high. The emerging memory technology provides a new solution for the storage system because of its low static power consumption and high storage density. The use of MLC STT-RAM storage technology in the cache architecture helps to increase storage capacity and reduce power consumption. However, cache based on emerging technology has the problems of high writing cost and write disturbance. This project will study how to optimize the cache architecture to solve these problems. This project intends to construct a theoretical framework of cache data allocation, data compression and data management in the intelligent terminal environment, we will design energy efficient cache from three stages of cache data access flow. The main research contents include: 1) Data allocation scheme of MLC STT-RAM cache based on access behavior learning; 2) Data compression scheme of MLC STT-RAM cache based on statistical learning; 3) Data management scheme of MLC STT-RAM cache based on probability distribution. The research results of this project will provide a novel idea of power optimization for non-volatile cache designers, and provide theoretical support for the efficient application of emerging memory technologies in intelligent terminals and computer systems.

快速降低系统功耗对电池供电的智能终端设备尤为重要。存储器是这些设备的关键部分，但功耗开销较大。新型存储器工艺因静态功耗低和存储密度高等优点为存储系统提供了新的解决方案。在缓存体系中使用MLC STT-RAM存储工艺，有助于增大存储容量和降低功耗。然而，基于新型工艺的缓存具有写代价高和写干扰等问题。本项目将研究如何优化缓存体系结构来解决这些问题，拟构建一个智能终端环境中缓存数据分配、缓存数据压缩和缓存数据管理的理论框架，从缓存数据访问流的三个阶段设计高能效的缓存。主要研究内容包括：1）基于访问行为学习的MLC STT-RAM缓存数据分配方法；2）基于统计学习的MLC STT-RAM缓存数据压缩方法；3）基于概率分布的MLC STT-RAM缓存数据管理方法。本项目的预期成果将为非易失性缓存设计者提供功耗优化的新思路，为新型存储技术在智能终端及计算机系统中的高效应用提供理论支撑。

“面向MLC STT-RAM缓存的功耗优化关键技术研究”项目组针对基于新型非易失性存储器的缓存具有写代价高和写干扰等问题，以如何在智能终端设备下设计高能效的缓存数据存储方案来降低设备功耗为研究目标，分析现有缓存数据分配、压缩和管理等关键处理技术存在的问题，首先，设计了统计行为指导混合缓存数据分配方法；其次，设计了基于强化学习的缓存数据压缩方法；接着，设计基于编译技术的数据管理方法；最后通过GPGPU缓存子系统优化、算法优化和物联网环境应用等技术，整体降低缓存系统功耗。实验结果表明，本项目的优化方法能有效降低处理器缓存系统的功耗。本项目的主要考核指标是论文，在项目执行期内拟发表论文5-8篇，实际发表论文12篇，其中SCI论文6篇、国际会议论文2篇、中文核心期刊4篇。本项目拟申请1项专利，实际申请发明专利2项，授权1项。培养硕士研究生8名。通过三年的研究工作，项目组完成了各项研究内容，形成了低功耗的缓存数据分配、压缩和管理方法，为未来新型计算机架构的存储系统设计提供低功耗优化思路和技术支撑，具有重要科学价值和借鉴意义。