高性能槽栅结构4H-SiC功率MOSFETs研究

This proposal mainly investigates the fundament problem of high performance （112(—)0）4H-SiC trench gate power MOSFET. The relationship between characteristics of MOSFETs and （112(—)0）4H-SiC thermal oxidation, SiO2/SiC interface characteristics and interface state distribution , will be discussed in detail. The high performance （112(—)0）4H-SiC trench gate power MOSFET will be designed and fabricated finaly. For the first time it is realized the high performance 4H-SiC trench gate power MOSFET with specific on-resistace of below2mΩ∙cm2, breakdwon voltage of over1700V, and the value of BFOM（BV2/Ron-sp）of 1000MW/cm2.

本课题主要针对高性能碳化硅（112(—)0）面槽栅功率MOSFET器件所面临的外延材料和器件物理相关基础科学问题开展研究。以研究（112(—)0）面的SiC热氧化及SiO2/SiC界面缺陷分布与器件性能之间的规律关系和阐述相应的物理机理作为主要的研究内容，最终制备出（112(—)0）面的槽栅 MOSFET器件作为验证，研制出碳化硅（112(—)0）面槽栅功率MOSFET器件芯片，实现器件比导通电阻低于2mΩ∙cm2，器件击穿电压不低于1700，实现器件的BFOM（BV2/Ron-sp）值达到1000MW/cm2。

由于SiC材料优良的物理化学性能，以及其在功率半导体器件和军事上的的巨大潜力SiC基MOSFET器件技术，将其作为Si基功率器件之后新一代高压直流输电的核心器件，对于提高电能传输与转换效率，降低损耗，充分利用电能等具有重要社会和经济效益。本项目主要针对不同晶面的槽栅结构的4H-SiC MOSFET器件展开研究，进行了4H-SiC的碳化硅样片的氧化实验，研究了超高温度氧化对界面特性、对SiC氧化过程及缺陷形成的影响。尤其是掌握在较高温度（13500C）氧化过程中，氧化温度所起的作用和带来的不同类型缺陷及界面态的情况，建立不同氧化温度下的界面缺陷种类的提取和分布模型；提出了一种新型的L型沟道的Trench结构4H-SiC MOSFET器件的设计，该结构将器件的在U型槽拐角去的峰值电场由传统器件降低了32.3%,击穿电压提升了80.4%，该结构为进一步提升4H-SiC基功率MOSFETs的功率密度，进一步改善栅氧化层的可靠性。开发了新型的槽栅刻蚀关键工艺，建立了随时间变化的刻蚀过程模型，分析了微沟槽的形成、扩展以及消除机理，提出了“高频钝化刻蚀”制备无微沟槽Mesa刻蚀形貌的解决方案。在国际上首次通过实验系统地验证了trench沟槽非等间距多级场限环（TMFLRs）终端结构在SiC高压功率器件中的电场调制效应以及TMFLRs对器件击穿电压的提升作用。实验结果表明，基于50微米SiC外延材料，采用传统场限环结构的器件击穿电压仅达到5.7kV，而采用我们提出的终端结构的器件击穿电压达到6.7kV，终端效率高达90%。