时间交替模数转换器（TIADC）通道失配误差数字补偿技术研究

并行时间交替模数转换系统（TIADC）被认为是最有前途和价值的超高速模数转换系统之一。由于制造工艺的局限，各通道模拟电路的不同物理和电学特性引入了通道失配误差，降低了TIADC系统性能。采用数字后处理技术实现通道失配误差的数字补偿技术成为提高TIADC性能的关键技术和研究热点。课题主要研究：1）TIADC各种通道失配误差的产生机制以及对TIADC性能的影响，建立其性能模拟模型，特别研究采样保持（S/H）电路特性失配以及带宽匹配问题对TIADC的影响；2）时钟产生及S/H等模拟电路引入的采样时间失配误差的在线测量技术；3）基于数字或或混合信号处理方法的TIADC输出数据重构算法和实现技术，利用数字电路在设计实现上的优势来补偿模拟电路引入的通道失配；4）采用ADC芯片，设计完成4通道TIADC数据采集实验系统（320MHZ 12 bit），为我国研制下一代超高速TIADC系统和芯片提供关键技术