CMOS连续速率多通道CDR能量效率与抖动性能优化技术研究

Multi-channel CDR (clock and data recovery) technology plays an irreplaceable role in today’s ubiquitous short-haul, high-throughput serial communications. However, on the one hand, a traditional multi-channel CDR working at a fixed speed, which has low flexibility, poor compatibility, is not able to meet the demand of a powerful SOC chip on flexible transmission throughout, nor to achieve compatibility with a variety of transmission standards; on the other hand, because of the existence of its features such as high-density channel arrangement, high transmission speed, strong crosstalk, stringent requirements are proposed on techniques for optimization on high energy efficiency and excellent jitter performance, so the research on multi-channel CDR technology has both important scientific significance and broad application prospects. The project intends to carry out research in the following aspects: 1) to extract a universal multidimensional energy-efficiency optimization table, in order to guide the choice and energy-efficiency optimization over multi-channel CDRs; 2) To reveal the intrinsic mechanism why jitter performance of a multi-channel CDR is inferior, and to put forward effective techniques to optimize the CDR jitter performance; 3) to propose a collaborative optimization method to improve energy efficiency and jitter performance of CMOS continuous-rate multi-channel CDRs.

多通道时钟与数据恢复（CDR, Clock and Data Recovery）技术在当今无所不在的短距离、大吞吐量串行通信中发挥着不可替代的作用。然而，一方面，传统的多通道CDR采用固定速率，灵活性低、兼容性差，难以满足功能强大的系统芯片对灵活的传输吞吐量的需求，也不能实现对多种传输标准的兼容性；另一方面，多通道CDR存在通道密、速度高、串扰严重等诸多特征，对能量效率、抖动特性等优化技术提出了苛刻的需求，因此对多通道CDR技术进行研究既有重大的科学意义又有广阔的应用前景。本项目主要拟从如下方面展开研究：1）提取出一种具有普遍适用性的多维能量效率优化表，用以指导多通道CDR技术的选择和能量效率的优化。2）揭示限制CMOS多通道CDR抖动性能优化的内在机理，并有针对性地提出行之有效的技术来优化CDR的抖动性能。3）提出一种CMOS连续速率多通道CDR能量效率与抖动性能协同优化的方法。

云计算、大数据、物联网、人工智能及5G通信等新技术的蓬勃发展使人类生活更加丰富便捷，甚至改变了人类的生产生活方式，进而推动了人类社会的快速进步。这些信息技术都建立在大容量、高可靠、高品质数字传输技术基础之上。然而，无论是通过何种传输媒介，数字传输都不可避免地将引入信号畸变，从而严重限制其传输距离、速度和质量等。CDR技术是接收机普遍采用的一种电路技术，被用来从经过物理信道传输而发生畸变后的数据信号中恢复出期望的时钟和数据。采用CDR技术，可以大幅度延长信号传输距离、提升信号传输速度，提高信号接收质量。. 本项目深入研究了CDR的关键模块——多相位VCO的设计及优化技术，包括多种代表性硅基工艺下，不同类别多相位VCO的设计及优化技术；研究了硅基CDR的能量效率设计及优化技术，尤其不同硅基工艺下CDR的低功耗技术；研究了硅基CDR的抖动性能优化技术，尤其研究了Bang-bang型CDR的抖动优化理论并进行了晶体管级设计实践；研究了连续速率硅基CDR的设计及优化技术，包括无参考频率宽捕获范围鉴频鉴相器设计技术、宽调谐范围VCO技术等；探索了硅基CDR能量效率与抖动性能协同优化技术等。此外，还针对性研究了用于多通道CDR的屏蔽隔离技术、以及眼图监控、PRBS产生/校验等模块的共享技术等。. 提出了多种硅基VCO的设计及优化技术，可以用于优化硅基CDR的能量效率、抖动性能以及宽连续速率范围等；系统总结了bang-bang CDR的设计及抖动优化理论；基于代表性的硅基工艺探索设计了多种抖动性能和能量效率优化的CDR电路等。通过本项目的开展，在国际会议上发表会议论文5篇（EI收录或待收录），在国内外学术期刊上发表期刊论文10篇（其中SCI收录或待收录共计9篇），申请国家发明专利5项，培养硕士研究生7人等。