基于随机计算理论的低复杂度大规模MIMO信号检测算法与VLSI结构研究

In next-generation wireless communication systems, up to ten gigabits data rate transmission can be achieved by employing massive multiple-input multiple-output transmission. However, with the increasing number of antennas, massive MIMO detection algorithm has posed the bottleneck for algorithm research and integrated circuits design of future wireless communication systems, because the huge complexity brings the difficulty of hardware implementation. In this project, we focus on massive MIMO detection based on the theoretical basis of stochastic computing, and plan to propose the low complexity detection algorithm and VLSI architecture design. Firstly, we investigate the message passing detection algorithm using probability graphical models, and plan to reduce the complexity of massive MIMO detection through the graphical models subtraction, message passing approximation and high-dimension Gram matrix estimation. Secondly, in order to solve the bottleneck for the VLSI architecture design of message passing detection based on stochastic computing, we focus on the VLSI architecture design to reduce the high computation complexity of the high-precision probabilistic sequence unit. Furthermore, by optimizing the parallel message passing strategy and storage architecture, the enhancement of detector throughput and the reduction of hardware consumption, can be achieved. We will develop ten-Gbps massive MIMO detector with near optimum performance and low area and power consumption. The expected research achievements can provide the theoretical basis for other areas in next-generation wireless communication system algorithm and IC design.

下一代无线通信系统采用大规模MIMO技术来支持10Gbps以上的传输速率，但随着天线数目的增加，大规模MIMO检测算法复杂度急剧提升，硬件实现难度非常大，成为无线通信与微电子领域迫切需要研究的难点和热点。本项目从算法和VLSI结构设计两个层面对基于随机计算的大规模MIMO检测进行深入研究。首先研究基于概率图的消息传递检测算法，通过概率图删减、传递消息近似、高维信道Gram矩阵估计方法来降低大规模MIMO检测的复杂度。在VLSI结构设计层面，重点研究降低高精度概率序列计算单元复杂度的方法，设计适用于大规模MIMO检测算法的专用随机计算处理单元，通过优化并行消息传递策略及大规模节点消息存储方式，增强检测器的数据吞吐率，减小硬件资源消耗，设计接近最优检测性能、低面积和功率消耗的10Gbps大规模MIMO检测器。研究成果可望为下一代无线通信系统算法研究和芯片设计提供新思路并奠定理论基础。

作为下一代无线通信系统的核心技术，大规模MIMO面临着检测性能和计算复杂度的双重挑战，成为无线通信与微电子领域迫切需要研究的难点和热点。本项目从检测算法、低复杂度随机计算单元和VLSI架构设计三个层面对基于随机计算的大规模MIMO检测进行研究，致力于解决大规模MIMO检测超高计算复杂度的瓶颈问题。.在大规模MIMO检测算法层面，实现了基于Kaczmarz算法的低复杂度大规模MIMO检测算法，通过将最小均方误差检测算法转化成等效的增广矩阵的形式，避免了高维Gram矩阵求解。为了进一步提升MIMO检测算法的性能，提出了一种基于格基规约和K-Best的近最优检测算法，从低复杂度的子节点选取策略、以差值形式的节点值存储方式等方面进行了算法的优化。为了进一步提高算法收敛速度，基于二阶Richardson迭代提出了两种检测算法。通过近似特征值估计、低复杂度初始化等策略，大幅降低了算法复杂度和硬件实现开销。.在随机计算单元设计层面，首先提出了一种基于重匹配的并且与输入相关性无关的随机计算乘法器和一种基于误差补偿原理的随机计算加法器，能在较短序列长度下实现较高精度。为了解决二进制数和随机序列的转化问题，设计了基于比较跟随原理的序列转换器，从而保证整个系统在概率域下实现高效计算。.在VLSI架构设计层面，重点研究随机计算在大规模MIMO检测器中的应用，提出了分段缩放、权重转移等方法减小了硬件资源消耗。此外，针对所研究的算法从并行优化、流水线设计等方面进行了架构的优化，并设计了专门的脉动阵列结构、求倒数单元等硬件电路，进一步提高了硬件效率。.所设计的架构在FPGA和ASIC上分别进行了硬件实现，并在40nm工艺下完成流片，有效验证了以上研究的效果。在自然科学基金面上项目的支持下，项目累计发表论文19篇（其中以第一/通信作者发表IEEE电路与系统权威期刊论文8篇，包含1篇TCAS-I，3篇TVLSI，1篇TCAD，1篇TCAS-II），授权发明专利1项，申请发明专利2项。