高-k复合氧化物电荷俘获介质在电荷俘获型存储器件中的应用研究

We propose a semiconductor charge-trapping memory device based on a high-k composite oxide charge-trapping dielectric to solve the physical problems of SONOS-type charge-trapping memory device during its further scaling down, such as the low density of trapped charges and the erasing difficulty. Compared with the tradittional charge-trapping dielectric SixOyNz and nano-crystal chrage-trapping dielectrics, the density of trapped charges in high-k composite oxide dielectric can be improved in nearly two orders of magnitude, in which the charge-trapping mechanism may be ascribed to the interface defect states formed by the interdiffusing between two kinds of cations with large diffence in their coordination number; the programming/erasing speeds of above chrage-trapping memory device can reach one micron-second, or more fast. We will do research works systemly on the composition design of high-k composite oxide dielectric with a super high density of defect states based on the band-engineering theory, the preparation technique of large-scale high-k composite oxide films with good structural stability, the fabrication and the chracterization of prototypical chrage-trapping memory device with high-k composite oxide dielectric and the charge-trapping mechanism in high-k composite oxide dielectric. We will also investigate the micro-fabrication technique of the chrage-trapping memory device with high-k composite oxide dielectric and the potential of further scaling down in the future.

针对SONOS型电荷俘获存储器件在进一步小型化时遇到的电荷存储密度过低及电荷擦除困难等物理问题，我们提出了一种基于高-k复合氧化物电荷俘获介质的电荷俘获型半导体存储器件。与传统的电荷俘获介质SixOyNz及纳米晶电荷俘获介质相比，高-k复合氧化物电荷俘获介质的电荷存储密度有望提高近两个数量级，其电荷俘获机制可能归因于具有不同配位数金属离子的非晶态高-k氧化物混合导致的界面缺陷态；基于高-k复合氧化物介质的存储器件其编程/擦除速度可望达到微妙或亚微妙级。我们将系统开展基于能带工程的具有超高电荷存储密度高-k复合氧化物电荷俘获介质的组分设计、具有结构稳定性的高-k复合氧化物薄膜大面积制备技术、基于高-k复合氧化物介质的电荷俘获型存储器原型器件制备和存储特性表征、及高-k复合氧化物介质电荷俘获机理等方面的研究，探索高-k复合氧化物介质电荷俘获型存储器单管器件的微加工工艺及器件进一步小型化的潜力。

本项目在高-k复合氧化物薄膜在硅基非易失性存储器件中的应用及相近的有机半导体存储器件实用化等方面开展了研究工作，共发表6篇学术论文，包含Advanced Electronic Materials3篇，Scientific Reports及Appl. Phys. Lett.各1篇，3件中国发明专利申请已公开，2件PCT专利申请中。主要研究工作进展如下：.1)通过ALD及磁控溅射工艺制备了结构为Pt/Al2O3(15nm)/Ta2O5-TiO2(5nm)/Al2O3(5nm)/p-Si(001)的非易失性电荷俘获型存储器件，其中Ta2O5：TiO2分别为9:1、3:1、1:1和1:3。针对器件微结构及存储特性的研究结果验证了我们提出的器件电荷存储密度、编程/擦除速度、器件抗疲劳特性及保持特性与器件能带结构间的因果关系：不同高-k介质间混合越均匀度及高-k复合介质的介电系数与器件的电荷存储密度正相关；高-k复合介质的导带底的势能与Si导带底的势能间的差值越小，器件的存储速度越快，保持性能越好。这一研究成果为如何提高硅基电荷俘获型存储器件的编程/擦除速度及保持特性提供了可行的方案。.2)通过ALD及磁控溅射工艺制备了结构为Pt/Al2O3(15nm)/Ta2O5-ZnO(5nm)/Al2O3(5nm)/p-Si(001)的非易失性电荷俘获型存储器件，其中Ta2O5：ZnO分别为3:1和1:1。通过ZnO特殊的能带结构我们构造了一种导带底势能低于Si导带底势能的高-k复合薄膜Zn-Ta-O，从器件的C-V特性曲线我们推断出在编程操作停止后从Si衬底依然有电子流入到高-k复合介质中，进一步验证了器件的电荷存储密度、编程/擦除速度、器件抗疲劳特性及保持特性与器件能带结构间的因果关系。.3)通过在有机半导体并五苯和聚合物电荷存储介质之间引入n-型有机小分子半导体过渡层制备了并五苯/PTCDI-C13/PVN/SiO2/Si(p+)有机半导体晶体管原型器件，利用静电感应的物理原理并基于n-型有机半导体中电子在并五苯靠近聚合物界面处缺陷所带正电荷电场的作用下在界面积累的特性，成功降低了器件空穴载流子的迁移势垒，降低了器件的工作电压；基于n-型半导体中电离施主所带正电荷的大区域分布成功增加了隧穿层的厚度，提高了器件的抗疲劳特性及保持能能力。