面向高性能可视化计算的体系结构优化设计关键技术研究

The many-core graphics processors for computer visual computings are in the midst of a major transition: for supporting various advanced effects of visualization, the main workloads of graphics processors are changing from vertices and pixels based graphics computings to non-conventional high performance visual computings such as global rendering, collision detection, approximate physics simulations, graphics processing, even AI. computings. However, the parallel computation pattern and the architecture designs of current many-core graphics processors are far from meeting the requirments of these future non-conventional high performance visual computings. By closely following the trend of high performance visual computings, the parallel computation pattern and the processor architecture supporting mechanisms will be thoroughly studied in this project, and the architecture optimization techniques will also be exlpored for solving the problems lies in tasks and threads management, on-chip storage, and power control of current many-core graphics processors. The results of this research project will have significant theory and pratical values for the evolution of the high performance many-core processor architecture techniques.

面向可视化计算的图形众核处理器发展正处于一个新的转折时期：为了能够支持各种高级可视化效果的表现，图形处理器的主要运算负载正由基于顶点与像素的传统图形计算转变为全局光照计算、碰撞检测、近似物理仿真、图像处理甚至人工智能等非传统高性能可视化计算。而当前图形众核处理器无论是在并行计算模型还是体系结构设计方面，均难以满足未来高性能可视化计算的需求。本课题紧跟高性能可视化计算的发展趋势，深入研究支持各种非传统高性能可视化计算的并行计算模型与相应体系结构支撑机制，并研究各种基于体系结构的优化设计技术，解决当前众核图形处理器在任务与线程管理、片上存储、功耗管理等方面存在的问题。本课题研究工作的成果对面向未来高性能可视化计算众核处理器体系结构技术的发展有着重要的理论意义和实用价值。

本课题紧跟高性能可视化计算的发展趋势，深入研究支持各种非传统高性能可视化计算的并行计算模型与相应体系结构优化设计技术，重点在以下几个方面进行了深入研究，并形成了研究成果：.（1）GPU模型与仿真模拟器.对所研究处理器体系结构进行精确建模，是对各种应用运算瓶颈进行分析以及开展各种体系结构优化设计技术研究的基础。在分析大量国内外资料的基础上，总结出了传统图形处理器和通用计算图形处理器的一般结构模型。通过对GPGPU-Sim模拟器进行分析研读，不但掌握了GPGPU模拟器设计原理与技术，还对原有GPGPU-Sim模拟器进行了修正和改进。.（2）GPU大规模线程并行管理.当前GPU中SIMT机制的设计实现存在着种种不足。课题组通过研究提出了一种无栈双路径SIMT线程执行方式，与先前的研究相比，该方式的优点在于：1）与采用汇聚栈的线程管理方式比，无栈方式的效率高且硬件开销小；2）双执行路径方式能有效提升一个warp内不同分支线程执行的并行性。.（3）面向非规则并行应用的任务调度支持机制研究.当前众核GPU或GPGPU采取的是面向大规模数据并行的设计方式，即强调同时一次性对大量数据进行相同的运算操作（如一次性对多个顶点、像素及其他数据元素执行相同操作）。这种GPGPU硬件以及计算模型缺乏对非规则数据结构如图、树操作的有效支持。对访问这些非规则数据结构的访问往往会造成开销较大的控制或访存分歧，进而成为整个应用程序的计算瓶颈。.为了提升GPGPU对非规则数据结构的访问效率，研究者提出了基于任务队列的计算方式。然而，以纯软件方式在GPGPU上实现任务队列效率低下，可能导致运行效率反而不如传统上基于拓扑的实现。.为了解决这个问题，课题组提出了一种基于硬件的任务队列实现机制，该机制的一个重要特点是将任务队列负载均衡管理与对队列元素的访问分离。在这种设计思想指导下，该机制能够在提升使用任务队列效率的同时，保持较低的硬件开销。.（4）基于体系结构设计的功耗优化研究.功耗已成为制约当前图形处理器性能提升的重要因素之一，而传统的单纯依靠DVFS的功耗管理技术在未来的集成电路工艺下变得越来越不可行，必须从体系结构设计方法上寻求功耗管理问题的突破。为此，课题组提出了基于寄存器重命名的功耗优化技术，该技术可以与三态SRAM休眠技术和eDRAM技术相结合，降低GPU的动态与静态功耗。