半导体数模混合阵列式高速视觉芯片设计的研究

开展半导体数模混合阵列式高速视觉芯片设计的应用基础研究，研究视觉芯片阵列式电路的体系架构、数模混合传感器/处理器电路和低功耗电路等设计的基础问题。提出新型的近邻像素间全并行信息处理和全像素间的列并行流水线信息处理相结合的芯片系统架构，它具备可编成的局域化和广域化的像素并行处理的功能，能高速实时地实现图像摄取、初级图像处理和智能图像处理等完整的系统操作。基于数学形态学的图像并行处理的原理可简化并行阵列式运算电路，减小单元电路的规模、面积和功耗，实现实时处理高分辨率视觉芯片。采用0.18um CMOS 工艺试制128x128 像素的视觉芯片，并进行视觉芯片在图像识别和高速运动目标的实时追踪应用试验。确立一种新的阵列式数模混合片上系统集成电路的设计方法，提升我国在视觉芯片研究领域的创新能力，为进一步推动中国在该领域的研究展开和芯片实用化提供良好的基础。

本项目开展了半导体数模混合阵列式高速视觉芯片设计的应用基础研究，重点研究了视觉芯片阵列式电路的体系架构、数模混合传感器/处理器电路和低功耗电路等设计的基础问题。提出了一种新型的基于多级并行处理器的芯片系统架构，它突破了传统视觉系统的数据传输和图像处理的速度瓶颈，具备可编程的局域化和广域化的像素并行处理的功能，能高速实时地实现图像摄取、初级图像处理、中级图像处理和高级图像处理等完整的图像系统操作。采用0.18um CMOS 工艺试制最大像素分辨率为256x256 的视觉芯片，并进行视觉芯片在图像识别和高速运动目标的实时追踪应用试验。确立了一种新的阵列式数模混合片上系统集成电路的设计方法，为进一步推动中国在该领域的研究展开和芯片实用化提供良好的基础。代表性成果发表在国际著名的学术期刊J.Solid State Circuit上。